Analog-to-digital converter (ADC) is the most important system since ADC is always needed when analog system and digital system coexist on same area. For this reason, ADC can be affected by noise from analog blocks and digital blocks. Power and Ground noise is one of the noise which affects ADC. Coupled power and ground noise affects code missing and generating of ADC outputs, and degrades ADC performance. Power and ground noise, in order to be coupled to ADC chip, is passed through power distribution network (PDN) where ADC chip is mounted. In this course, power and ground noise is changed with PDN impedance. Thus, modeling and analysis of performance degradation on flash ADC affected by power and ground noise is needed.
In this paper, modeling of chip-PCB hierarchical PDN is proposed as the form of noise coupling path. Modeling result is noise transfer function varied with noise frequency. The amount of noise coupled to ADC chip is estimated by this transfer function. Also, power and ground noise effects on designed flash ADC are analyzed. Comparators in designed ADC are mainly affected by coupled noise, so operation of a comparator with coupled noise is analyzed. Combined result of noise transfer function and power and ground noise effects on ADC circuit means that PDN impedance model is also contained on ADC performance degradation. This combined result is verified with an experimental result. When PDN is changed with decoupling capacitors mounted on PCB, ADC performance is also changed.
아날로그 디지털 컨버터는 아날로그 시스템과 디지털 시스템이 공존하는 영역에서 필수적인 시스템이다. 이러한 이유로 아날로그 디지털 컨버터는 아날로그 시스템과 디지털 시스템 양쪽에서 영향을 받을 수 있다. 전원/접지 잡음은 아날로그 디지털 컨버터에 영향을 주는 잡음의 중요한 하나의 요소이다. 전원/접지 잡음이 아날로그 디지털 컨버터에 커플링 되어 아날로그 디지털 컨버터의 결과 데이터를 변형시킬 수 있고, 이를 통해 성능을 저하시킬 수 있다. 또한 전원/접지 잡음이 아날로그 디지털 컨버터에 커플링 되기 위해서는 아날로그 디지털이 놓인 전력분배망을 통과해야 한다. 이 경로를 거치면서 전원/접지 잡음은 전력분배망에 의해 그 특성이 변화하게 된다. 따라서 전원/접지 잡음에 의한 디자인된 플래시 아날로그 디지털 컨버터의 성능 저하에 대한 모델링과 분석이 필요 시 된다.
본 논문에서는 칩-보드 계층구조 전력분배망의 모델링을 잡음의 커플링 경로로서 제안하였다. 모델링 결과는 잡음 주파수에 따라 변화하는 잡음 전파 함수로 나타내어 진다. 이 함수를 통해 아날로그 디지털 컨버터 칩에 커플링되는 전원/접지 잡음의 양 및 특성에 대해 예측할 수 있다. 또한, 전원/접지 잡음에 의한 아날로그 디지털 컨버터의 성능 저하에 대하여 분석하였다. 디자인된 아날로그 디지털 컨버터에서 가장 잡음에 민감한 비교기의 잡음에 따른 동작에 대해서 분석하였다. 모델링과 분석 결과를 통해 결합된 결과를 얻을 수 있는데 이는 전원/접지 잡음이 아날로그 디지털 컨버터의 성능 저하 결과에 전력분배망 특성이 포함된 결과이다. 이 결합된 결과는 측정 결과를 통해 검증되었다. 추가적인 연구로서 보드에 디커플링 축전기를 놓아 전력분배망의 특성을 바꿈으로써 아날로그 디지털 컨버터의 성능 저하에 미치는 영향을 분석 및 검증하였다.
