서지주요정보
Modeling and analysis of Die-to-Die vertical coupling and RF sensitivity degradation in 3-D IC = 집적화된 3차원 IC에서의 층간 수직 커플링 현상 분석 및 모델링과 RF 신호 민감성 저하에 대한 연구
서명 / 저자 Modeling and analysis of Die-to-Die vertical coupling and RF sensitivity degradation in 3-D IC = 집적화된 3차원 IC에서의 층간 수직 커플링 현상 분석 및 모델링과 RF 신호 민감성 저하에 대한 연구 / Sang-Rok Lee.
발행사항 [대전 : 한국과학기술원, 2010].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8021471

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 10060

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

In this research, die-to-die vertical coupling between clock tree network of digital device and spiral inductor of RF device in three dimension (3D) IC is analyzed. And equivalent circuit model for analysis of vertical coupling between clock tree and spiral inductor is proposed. Analysis and modeling result are verified by measurement results of a designed and fabricated test vehicle which has two stacked dies with clock tree network or a spiral inductor. The proposed model has been successfully verified in the frequency domain from 100MHz to 20GHz. The impedance property of the fabricated test vehicle is thoroughly investigated and analyzed. Vertical coupling effect on RF sensitivity degradation is analyzed. For analysis purpose, it is assumed that DDR3 and Voltage Controlled Oscillator (VCO) of ZigBee transceiver are vertically staked. In order to analyze performance degradation mechanism of VCO, noise coupling path has been separated. Target phase noise and spur specification for proper operation of VCO have been calculated. To achieve proper operation of VCO, vertical shielding method by adding guard shield and noise reduction method by increasing epoxy thickness have been suggested.

본 연구에서는 3차원 IC에서 발생할 수 있는 디지털 칩의 클럭 분배망과 아날로그 칩의 스파이럴 인덕터 사이의 층간 수직 커플링 현상에 대해서 다룬다. 클럭 분배망과 스파이럴 인덕터 사이의 층간 커플링 현상을 표현할 수 있는 등가 회로 모델을 제시하며 이를 바탕으로 분석을 수행 한다. 제안된 등가 회로 모델은 아래층의 클럭 분배망, 위층의 스파이럴 인덕터, 기판 과 에폭시 커플링 경로, 상호 인덕턴스에 의한 커플링 경로, 그리고 기준 전위면 연결을 위한 본드 와이어 모델을 포함 하고 있다. 제작된 테스트 칩의 셀프 임피던스 와 트랜스퍼 임피던스 특성이 철저하게 분석되고 연구 되었다. 두 가지 임피던스를 분석한 이유는 클럭 분배망과 스파이럴 인덕터의 셀프 임피던스와 트랜스페 임피던스에 의해 결정되는 전압 전달 비를 보기 위해서 이다. 제시한 등가회로 모델과 이를 바탕으로 한 분석 결과를 제작된 테스트 칩을 이용해서 검증 되었다. 검증 결과 제시한 모델과 테스트 칩의 측정 결과가 100MHz ~ 20GHz까지의 주파수 도메인 상에서 잘 일치함을 확인할 수 있다. 층간 수직 커플링 현상에 의한 RF 신호 민감성에 대한 연구가 진행 되었다. 이에 대한 분석을 위해서 아래층 에는 DDR3가 위층 에는 ZigBEE 송수신기의 전압 조정 발진기가 수직적으로 적층 된 경우를 가정 하였다. 즉 DDR3의 클럭 분배방 에서 ZigBEE 송수신기의 전압 조정 발진기의 스파이럴 인덕터로 수직 커플링 현상이 일어나는 경우에 전압 조정 발진기의 성능 저하를 본다. 전압 조정 발진기의 성능 저하 메커니즘 분석을 위해서 노이즈 커플링 경로가 두 가지로 분리 되었다. 분리된 두 경로는 신호 전송 경로와 동작 주파수 결정 경로 이다. 전압 조정 발진기가 정상적으로 동작하기 위한 페이즈 노이즈 와 스퍼 스펙이 ZigBEE 표준을 이용해서 결정 되었다. 층간 수직 커플링 현상이 존재 할 때에도 전압 조정 발진기가 정상적으로 동작하게 하기 위한 차폐 방법과 적층에 사용된 에폭시의 두께를 늘리는 방법이 제시 되었으며 제시된 두 방법 모두 효과적임이 시뮬레이션 결과 확인 되었다.

서지기타정보

서지기타정보
청구기호 {MEE 10060
형태사항 78 p. : 삽화 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이상록
지도교수의 영문표기 : Joung-Ho Kim
지도교수의 한글표기 : 김정호
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 Includes reference.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서