In memory interfaces, the high-bandwidth interface is required to process a large amount of high-speed data such as 3-D graphics. Generally, differential signaling is used for high-speed interface like optical communication, however, single-ended signaling is still used in memory interfaces because the cost per I/O has to be kept low. As the data rate increases and supply voltage decreases, the problems of single-ended signaling such as simultaneous switching noise (SSN), crosstalk and reference offset become serious and they limit the increase of data rate. To overcome the problems of single-ended signaling and to achieve the low cost per I/O, a staggered single-ended signaling with a two references receiver and a pseudo-differential signaling are proposed.
A staggered single-ended signaling is used to suppress crosstalk-induced jitter. Since parallel data do not transition simultaneously, the variation of transition mode between data is not generated. As a result, crosstalk-induced jitter is not induced. However, the far-end crosstalk (FEXT) reduces the voltage margin of receiver input signals. To mitigate the voltage margin reduction of receiver input signals, a two references receiver is proposed. In simulation results, the eye of outputs of the receiver using a CML buffer and one reference signal is closed, however, the eye-opening of the receiver using a two references receiver is 135ps.
The pseudo-differential signaling to overcome problems of conventional single-ended signaling is proposed. In conventional single-ended signaling, the reference signal from a transmitter is generally used to reduce the common-mode noise which is induced by simultaneous switching noise (SSN). However, as supply voltage becomes low and data rate increases, the reference signal reduces the voltage and timing margin of receiver inputs. There is a termination resistor in the receiver front end of data channels, however, there is not a termination resistor in a reference channel. The termination resistor makes the SSN of TX passing through data channels and a reference channel to be different. The load capacitance difference between data channels and a reference channel also reduces the voltage and timing margin of input signals of the receiver using conventional single-ended signaling. The pseudo-differential signaling without a reference signal and encoding schemes are proposed by using the relation between neighboring data to remove the reference signal. Since pseudo-differential signaling only uses data channels, the common mode noise due to SSN is almost removed. The transceiver using the proposed pseudo-differential signaling uses N (the number of data) or N+1 channels for transmitting N bits data. The receiver using the pseudo-differential signaling does not use conventional CML buffers as the receiver using conventional single-ended signaling. The receiver uses a transition-check circuit or a three level differential buffer to detect pseudo-differential signals with signals with the same voltage level. The proposed pseudo-differential signaling increases the eye-opening of 1:2 demuxed output of the receiver by 65 ps and the eye-opening at a $10^{-12}$ BER by 235 mUI.
Simultaneous switching noise (SSN)과 crosstalk은 시그널 보전성을 위한 중요한 문제들이다. SSN은 칩의 핀과 패키지 핀을 연결하는 bonding 와이어의 인덕턴스에 의해 발생하고 crosstalk은 채널들 사이의 mutual 인덕턴스와 mutual 커패시턴스에 의해서 발생한다. 메모리 인터페이스와 같이 많은 데이터를 전달하는Parallel 시그널링에서 데이터 속도가 증가할수록 SSN과 crosstalk으로 인한 지터가 커지게 되어 고속의 데이터 전송을 위한 시그널링 방법이 필요하게 된다.
Staggered single-ended시그널링은 crosstalk에 의한 jitter를 줄이기 위한 시그널링 방법이다. Crosstalk에 의해 유발된 지터는 시그널이 채널을 통과하는 시간의 차이에 의해서 생긴다. 기존의 single-ended 시그널링은 하나의 클럭 pahse에 동기되어 parallel 데이터가 동시에 transition이 발생하게 되고 각 채널의 데이터들은 옆 채널의 데이터 transition 방향에 따라서 채널을 통과하는 시간이 달라지게 된다. 즉 옆 채널의 transition 방향에 의해 달라지는 채널 통과 시간이 리시버에서 지터로 나타나게 되는 것이다. Staggered single-ended 시그널링은 트랜스미터에서 2개의 클럭 phase를 사용하여 이 문제를 해결하였다. $0\deg$ phase에 동기화된 데이터 채널들 사이에 $90\deg$ phase에 동기화된 데이터 채널을 배치함으로써 옆 채널이 동시에 transition하지 않게 되고 이는 crosstalk으로 인한 지터를 유발하지 않는다. 하지만 Staggered single-ended 시그널링을 사용하면 리시버에서 voltage margin이 감소하는 현상이 발생한다. FEXT에 의해서 발생하는 voltage margin 감소는 속도가 증가할수록 심화되기 때문에 데이터 속도를 증가 시키기 위해서 이 문제 해결이 필요하다. 2개의 기준 신호를 사용하는 리시버가 사용된다. 기존의 1개의 기준 신호를 사용하는 리시버의 경우 voltage margin이 시그널 스윙 레벨의 절반이었지만 제안한 2개의 기준 신호를 사용하는 리시버는 voltage margin이 시그널 스윙 레벨의 3/4이 되어 voltage margin이 50% 증가하는 효과를 얻을 수 있다.
Crosstalk과 함께 SSN 또한 데이터 속도 증가를 어렵게 하는 중요한 요인이다. 특히 많은 데이터를 parallel 전송하는 메모리 인터페이스에서 SSN은 더욱 중요하다. Differential 시그널링이 사용될 수는 있지만 핀수와 채널수가 비용과 직결되는 메모리에서 differential 시그널은 효율적이지 못하다. 적은 채널을 사용하면서 differential 시그널링과 비슷한 효과를 내는 pseudo-differential 시그널링이 제안된다. Pseudo-differential 시그널링은 기준 신호를 사용하지 않고 데이터 사이의 관계를 이용한다. Pseudo-differential 시그널링은 기존과 다른 방법으로 데이터를 전송하기 때문에 리시버 구조도 기존과는 다른 회로를 구현해야 되고 Transition-Check 회로가 제안된다. Pseudo-differential 시그널링과 Transition-Check 회로를 가진 리시버를 사용할 경우 기존의 single-ended 시그널링보다 리시버 output의 eye의 크기가 37% 증가한다.
제안한 Pseudo-differential 시그널링이 I/O에서 발생하는 power fluctuation 노이즈를 잘 제거하지만 Transition-Check 회로는 칩 내부에서 high reference 시그널을 사용하기 때문에 칩 내부 power 노이즈에 취약하다. 물론 칩 내부 회로를 differential 회로로 구성하고 큰 decoupling 커패시터를 삽입하면 core power 노이즈 문제가 상당부분 해결이 되지만 Mixed 모드처럼 내부에 디지털 블록이 존재하면 Transition-Check 회로는 power 노이즈에 민감하게 된다. 이런 문제를 해결하기 위해서 Three level differential buffer(TLDB)가 사용된다. TLDB를 사용하는 리시버 회로는 리시버 회로가 high reference 신호를 사용하지 않고 모두 differential 회로로 구성되기 때문에 core power 노이즈에 상대적으로 둔감하게 되고 칩 설계 후 측정결과 $250mV_{p-p}$ 300MHz 펄스 파를 core power line에 넣었을 때 Transition-Check 회로를 사용한 리시버 output의 eye는 닫혔지만 TLDB를 사용한 리시버 output 의 eye-opening는 72ps이다.