This dissertation presents linearity improvement of RF power amplifier MMICs and extended average power usage efficiency at low power levels. The major applications are wide-band code division multiple access (W-CDMA) and Wireless- LAN applications. Non-constant envelope modulation, such as hybrid phase-shift keying (HPSK) and orthogonal frequency division multiplexing (OFDM) modulation retains large peak-to-average power ratio (PAR) of 3.5~7 dB for W-CDMA and 8~10 dB for WLAN because these modulation schemes provide a high data-rate for transmission with mobile terminals. A power amplifier must be operated at back-off output power level as much as PAR value in order to satisfy a stringent linearity requirement. A compact integrated linearizer is necessary for a power amplifier MMIC that maintains nonlinear characteristics such as amplitude modulation (AM) - amplitude modulation (AM) and amplitude modulation (AM) - phase modulation (PM) distortion. The linearizer of a power amplifier plays an important role with improvement of current drive capability and optimized impedance of an active bias circuit. A power amplifier with an active bias circuit based on a current mirror circuit operates on Class AB mode that increases dc current level depending on RF input power signal level. On-chip linearizer utilizing a series LC network reduces the impedance seen at the emitter node drastically, and thus compensate for the base-emitter junction dc bias voltage ($V_{BE}$) decrease of the power transistor. Simultaneously, a series LC network and the base-emitter junction diode make a rectifier circuit in converting partially injected RF signal into rectified dc current. Consequently the VBE value of the main transistor and the dc bias current level are well compensated for linearization of a power amplifier.
The proposed power amplifiers enhance linearity indexes such as 1-dB compression point ($P_1dB$), intermodulation distortion (IMD) and error vector magnitude (EVM) values. The available linearizer is fully integrated on the substrate of both InGaP/GaAs and SiGe HBT technologies, which do not have insertion loss, dc power consumption. The implemented power amplifier MMIC is verified using modulated HPSK and OFDM signals.
The linearizer that consists of a series LC resonant network and the base-emitter junction of a bias transistor operates as a diode rectifier circuit. A comparison between with and without the linearizer has been demonstrated. The power amplifier with the series LC resonant network exhibits adjacent channel leakage ratio-1 (ACLR1) of - 37.2 dBc at output power of 27 dBm, a 5.6 dB improvement compared to the circuit without the linearizer. The power amplifier with LC network shows - 35.5 dBc of third-order intermodulation distortion (IMD3) at output power of 25.3 dBm, a 9 dB improvement compared to the conventional structure. The bias current control circuit reduces consumed average dc current from 83 mA to 57 mA for efficiency improvement. The linearized power amplifier exhibits 1-dB compression point (P1dB) of 29.3 dBm, power-added efficiency (PAE) of 45.7 %, and power gain of 20.6 dB at low quiescent current of 37 mA with a 3.4 V single supply.
An RF power amplifier for IEEE 802.11g WLAN terminals is implemented with 33 GHz-$f_T$, 0.8-um-SiGe bipolar technology. The proposed power amplifier demonstrates a linearizer consisting of a varactor diode and a base-emitter junction diode of a bias transistor. Intermodulation distortion (IMD) is suppressed by optimized impedance of the linearizer. The reactance of the varactor diode is minimized at low output power level to eliminate IMD3, and maximized near 1-dB compression point. IMD3 is improved as much as 0.2~6 dB up to 20 dBm output power. The IMD3 value is less than - 34 dBc at 3 dB back-off from P1dB. The power amplifier exhibits P1dB of 24 dBm, with power-added efficiency (PAE) of 31%, and power gain of 17 dB under 3.3V power supply. Measured error vector magnitude (EVM) of a power amplifier with a varactor diode shows 3.9 % rms at output power of 19 dBm, however, 8.6% rms with a conventional power amplifier case.
Average efficiency of RF power amplifier is also important parameter to extend battery life-time of mobile handset. RF power amplifier consumes a pretty high amount of dc power in transmitter block. The power-added efficiency (PAE) of most power amplifier is optimized near 1-dB compression point, which delivers saturated output power. However, real operated output power region is back-off level such as output power of 16 dBm because of probability density function (PDF) of W-CDMA application. The efficiency improvement at low output power levels directly reduces overall dc power consumption. The efficiency enhancement techniques are as follows. A simple bias control circuit is available to reduce a quiescent current of RF power amplifier. Average power usage efficiency based on PDF of W-CDMA application is improved by a factor of 1.4 compared to conventional power amplifier. More effective technique is adjusting emitter area of main transistor cells depending on output power levels. In particular when RF system requires output power of 16 dBm (40 mW),only partial emitter area of main transistor cells turns on, thus its saturated output power is around 40 mW and its power-added efficiency is around 20% at that time. When high output power level such as 27 dBm is necessary, overall emitter area of main transistor cells turns on to increase output power level. Various efficiency of output power level is improved due to reduced dc power consumption. A power efficient smart power amplifier MMIC is presented to provide improved average power efficiency for W-CDMA mobile terminals. A small part of amplifier transistors is activated selectively to deliver output power with improved efficiency for low power mode of 16 dBm, and the PAE (power added efficiency) is increased by a factor of 1.8 using 21 mA of a low quiescent current. At a high power mode, the MMIC reveals 27 dBm of an output power with the PAE of 33.4%. From this approach the battery lifetime can be extended as much as 2.5 times through calculating overall average power usage efficiency based on the probability density function (PDF), compared to a conventional class AB power amplifier. The fabricated chip size is as small as 0.95 mm $\times$ 1 mm including input/inter-stage matching network and all active bias circuits.
In this thesis, RF performance related to both linearity and efficiency is improved using on-chip circuit, bias control circuit and adjustable emitter area. Especially intermodulation distortion of a nonlinear power amplifier is analyzed. Third-order intermodulation distortion (IM3) cancellation is also essential to suppress spectral regrowth generated from a nonlinear power amplifier. IM3 performance with and without a linearizer is compared in terms of sweet spot and error vector magnitude (EVM).
본 논문은 선형화기를 포함한 WCDMA용 전력증폭기 MMIC의 선형화 방법 및 동작 원리를 설명한다. 선형화기는 직렬 공진 LC 회로와 바이어스 트랜지스터의 base-emitter junction diode로 구성되어 정류기 회로로 동작된다. 설계된 전력증폭기 선형화기는 정류회로의 리액턴스 성분을 최소화하여 정류된 리플 전압을 줄임으로써 시간영역으로 적분했을 때 dc 성분이 증가하여 전류 구동 능력을 강화시켰다. 본 논문에서는 선형화기의 유무에 따른 효용성을 비교한다. 집적된 선형화기는 삽입 손실이 적고, 부가적인 dc 전력소모를 하지 않으며, MMIC 칩 상에서 구현할 수 있는 1mm $\times$ 1mm 의 작은 크기이다. 제작된 전력증폭기는 29.3 dBm의 1-dB compression point ($P_1dB$)와 45.7 %의 power-added efficiency (PAE) 특성을 나타낸다. 선형화기를 포함하지 않은 칩과는 $P_1dB$에서 약 1.1 dB의 차이를 나타내어 28.2 dBm의 출력 특성을 보여준다. ACLR은 27 dBm이 출력에서 -37.2 dBc로써 선형화기가 없는 전력증폭기와 비교할 때 5.6 dB 향상된다. 따라서, 간단한 구조의 직렬 공진회로를 바이어스 트랜지스터의 조합으로 선형화 동작을 함으로써 RF 전력증폭기의 선형성을 향상 시킬 수 있다.
무선랜용 IEEE 802.11 a/g 표준은 OFDM 변조방식을 적용하여 54 Mbps의 고속 데이터 전송을 지원하지만, OFDM 신호는 8-10 dB의 high peak-to-average power ratio (PAR)로 인해 요구되는 출력에 PAR 값을 추가한 선형출력특성이 필요하다. 무선랜의 경우 선형성 지수로서 error vector magnitude (EVM) 값을 사용하며, 규격으로는 5.6 %rms (relative constellation error: -25 dB)이다. 선형성 지수를 만족하기 위해 6~7.5 dB의 백오프 동작이 요구되며, 실제 송신단 마진을 위해 EVM 지수를 3-4 %rms로 상용화 시키고 있다.
본 설계는 무선랜 전력증폭기의 EVM 지수를 향상시키기 위해 능동 바이어스 회로의 coupling component로서 varactor 다이오드 혹은 역방향 다이오드를 사용하고, 출력에 따라 coupling component의 임피던스가 다이나믹하게 변하는 적응형 특성을 활용하여, 선형화기를 통해 초고주파 신호의 삽입 증가로 정류된 전류를 증가시킴으로써, 전력증폭기의 출력 특성이 개선된다. 특히, varactor 다이오드에 최적화된 조건을 인가하여 초기 커패시터 값을 0 pF 근처로 설정하여 낮은 출력에서 coupling component의 노이즈 특성을 제거해 줌으로써 intermodulation distortion (IMD)과 EVM 특성이 개선되었고, 역방향 다이오드와 달링턴 구조의 회로를 적용한 바이어스 회로는 RF 신호의 정류된 전류를 최대한 증가 시켜 선형성을 향상 시킨다.
설계된 전력증폭기의 특성은 varactor 다이오드를 활용한 경우 IM3 특성이 20 dBm까지 0.2~6 dB 향상된다. EVM지수를 최적화 하기 위해서 varactor diode의 면적이 최적화되고, varactor를 적용할 때 19 dBm에서 EVM 3.9 % rms를 그렇지 않을 경우 EVM이 8.6% rms로 상당한 차이를 나타낸다.
RF전력증폭기는 이동통신 단말기의 배터리 사용시간을 결정짓는 핵심 부품이다. 특히, WCDMA 출력특성을 장시간에 걸쳐 통계치를 내면, 사용빈도가 높은 구간은 27 dBm 의 dc 전류소비가 많은 영역보다는 16 dBm이하의 저출력 영역에서 90 %이상의 빈도를 나타낸다. 따라서, 전력증폭기의 설계를 27 dBm에 초점을 맞추면, 실제 동작구간은 백오프된 영역이므로, 16 dBm의 전력증폭기의 효율은 8% 이하로 매우 낮다. 동시에 선형성을 만족하기 위해서는 27 dBm의 출력과 고효율 특성이 필요하다. 전력증폭기는 포화영역(saturated region)에서 동작할 때 효율이 우수하며, 에미터 면적을 출력의 함수로 최적화하면 고/저출력 영역에서 전력증폭기의 1-dB compression point를 달리 적용할 수 있어 저출력에서 고출력까지 효율 특성을 개선할 수 있다. 이러한 사실을 적용하여, 저출력 영역에서 dc 전류소모를 줄이며, 평균전력사용효율(Average power usage efficiency)을 9.54 %로 보통의 전력증폭기 특성인 3.75 %보다 상대적인 배터리 사용시간을 2.5배 연장할 수 있다.
WCDMA의 변조방식의 특성은 non-constant envelope modulation 방식이며, peak-to-average power ratio (PAR)가 단말기의 경우 5 dB 정도 되므로, 선형 전력증폭기를 요구한다. 따라서, 전력증폭기의 선형성 지표인 ACLR (adjacent channel power leakage ratio)을 저/고출력에서 만족하기 위해서 선형화기가 MMIC 내부에 집적되었으며, 전력증폭기의 저/고출력 특성을 MSM(mobile station modem) 칩에서 제어신호를 받아 간단한 구조로 제어하고, 외부 바이어스 조건에 둔감한 기능을 가지는 바이어스 회로의 설계를 적용하였다. 칩 크기는 0.95mm $\times$ 1mm로 단일 전력증폭기의 크기와 유사하다.
