The proposed CMOS digital-to-RF transmitter with filtering, which is designed in TSMC 0.18 um CMOS technology, merges RF functions, including pulse shape filtering and frequency up-mixing into a simple current-scaling digital-to-analog converter (DAC) circuit building block, named as digital-to-RF with filtering converter (DRFC). Moreover, the capability to handle data with high datarate is added to DRFC. Specifically, digital finite impulse response (FIR) filtering can be realized without high frequency sampling signal, and therefore, system integrity is enhanced. The DRFC transmitter module is applied to IR UWB systems for verifying the reliability in performance, and the simulation shows that the transmitter achieves ACPR of 17 and 40 dB. It means that the proposed circuit can achieve the required spectrum mask performance of the IEEE 802.15.4a UWB PHY.
CMOS 제작 공정이 급속도로 발전함에 따라 아날로그 회로에서 부족한 단점을 보완하고 디지털 회로에서의 장점을 최대화할 수 있는 새로운 형태의 송수신기에 대한 연구가 활발히 진행되고 있다. 송신기 분야에 있어 이의 대표적인 사례는 직접 디지털 변환 송신기로써, 디지털 회로에서 출력된 디지털 정보를 이용하여 바로 송신기의 최종 출력을 조절하는 형태로 구성되어 있다. 이로 인하여 디지털로 직접 전체 출력을 조절하게 되므로 전체 송신기를 다양한 표준에서 적용 가능한 재구성 가능한 형태로 제작하는 것 또한 가능하게 된다. 직접 변환 송신기를 설계할 때에는 기존 아날로그 및 초고주파 회로에서 담당하였던 기능을 디지털적으로 재구성하는 것이 필요하다. 이 때 디지털 회로에서 주어지는 빠른 스위칭 특성을 좋은 수단으로 이용할 수 있다.
2 장에서는 제안된 새로운 디지털 송신기의 동작 원리를 설명하였다. 기존의 송신기에서 담당하던 디지털에서 아날로그로 데이터 변환, 신호 주파수 상향 조절, 주파수 영역에서의 신호 형태 조절의 기능을 재구현하기 위한 원리가 차례대로 소개되어 있다.
3 장에서는 2 장에서 제안된 형태의 송신기를 IEEE 802.15.4a 에 나타난 IR-UWB 표준에서 요구되는 일련의 신호 조건에 만족하기 위해 형태를 구현한 과정에 대해 자세히 설명하였으며 4 장에서는 결론을 맺었다.
제작된 회로의 시뮬레이션 결과를 보았을 때 목표하였던 기존 송신기의 기능이 모두 제대로 수행하여 동작함을 확인 하였고, 0.18 V 전압 입력 시에 0.14 mW 의 평균 전력만이 소모되었다. 또한 표준에서 요구하는 이웃하는 채널의 신호의 크기 비를 10 dB 이상의 여유를 가지고 만족하도록 설계되었다. 이는 기존 전류 기반 디지털 아날로그 변환기의 간단한 구성만으로 송신기의 모든 기능을 구현해 내었다는 의의를 지니며, 그 성능 또한 상당히 우수하다는 것에서 가치가 있다고 말할 수 있다.
