As the integration technology grows, the demand on high-performance and multiple purpose applications grows as well. These applications require System on Chip architecture with more complex computation power. Multi-processor SoC architecture integrates multiple processors in a chip and enhances the computation power. As well, system is modularized and modularized IPs which are established before are reused. So the time, effort and cost for design are reduced. However, these architectures require additional communication architecture for the communication between processors. Bus is generally used before. But as the number of processors in a chip increases, the performance degradation of system becomes larger because bus has limited bandwidth. So a scalable communication architecture which provides communication bandwidth for multiple processors is required. Network-on-chip is considered as such architecture.
Network-on-chip has various configurations and those configurations affect the performance of system. It is important to find the configuration parameters fit for the characteristics of application. Topologies, protocols and the methods for mapping are those configurations. These configurations make infinite combinations of configurations and it is required to evaluate these configurations at the early stage of SoC design. In order to provide the methodology, this work introduces automized and unified simulation environment. The simulator which is named TraNSIM is fast, reconfigurable and extendible simulator. It has three automations. The first is automatic mapping of application. The second is automatic integration of NoC architecture. The third is making simulation code using TraNSIM library.
This paper also includes two case studies that apply TraNSIM to the specific applications. First, List Sphere Decoder which is one of MIMO detection scheme for wireless communication is used. Various multi-processor architectures are explored in this case. Second, IEEE 802.11n which is next-generation standard for wireless lan is applied. System-requirement constrained SW/HW partitioning is applied in this case.
The research on the development of simulator and case study may contribute the design and evaluation of application-specific MPSoC architecture. As well, if synthesizable network-on-chip library might be established, it is expected to provide more enhanced unified development environment from the initial design stages to the fabrication of NoC.
시스템 집적 기술의 발달과 더불어 고성능 및 다용도의 어플리케이션에 대한 요구가 증대되고 있다. 이러한 어플리케이션은 보다 복잡한 연산 능력을 지닌 시스템 온 칩 아키텍처를 요구하고 있다. 다중 프로세서 시스템 온 칩 구조는 다수개의 프로세서를 칩 내에 집적시켜서 연산 능력을 높이고 있다. 뿐만 아니라, 시스템을 모듈화하고 기존의 모듈화된 IP 를 재사용 하는 등 개발에 드는 시간, 노력, 비용을 줄이는 효과도 가지고 있다. 하지만 이러한 구조는 다수개의 프로세서간에 데이터를 교환하기 위한 통신 구조를 필요로 한다. 기존에는 버스 구조가 보편화된 통신 구조로 사용되었다. 하지만 한 개의 칩 내에 집적되는 프로세서의 수가 증가하면서 버스의 제한된 통신 용량으로 인한 시스템 성능의 저하가 커지게 되었다. 이러한 추세에 따라 다수개의 프로세서를 수용할 수 있는 확장성을 지닌 통신 구조가 필요하게 되었으며 칩 안에 네트워크를 형성하는 구조가 이를 부응시킬 것으로 주목 받게 되었다.
네트워크 온 칩은 다양한 구성이 가능하며 이러한 구성은 시스템의 성능에 영향을 준다. 따라서 어플리케이션의 특징에 맞는 구성 요소들을 찾아내는 것이 중요하다. 이러한 구성요소에는 토폴로지, 프로토콜 그리고 어플리케이션 매핑 방법 등이 있다. 이러한 구성 요소들은 무한히 많은 경우의 구성을 만들며 따라서 시스템 설계의 초기 단계에서 이러한 구성 요소들을 미리 적용하고 시스템의 성능을 예측하는 방법이 필요하다. 본 연구는 이러한 방법론을 제공하기 위하여 시스템을 네트워크 온 칩 구조에 적용하고 성능을 평가 하기까지의 자동화된 통합 시뮬레이션 환경을 소개하고 있다. TraNSIM 이라 명명된 이 시뮬레이터는 빠른 시뮬레이션 속도와 높은 재구성성을 지니며, 상위 수준에서 내부의 기능들이 독립화된 함수 혹은 모듈로 구성되어 토폴로지 및 프로토콜의 확장성 역시 높다. 이는 크게 세 가지의 자동화를 제공한다. 첫 번째는 토폴로지를 결정하고 어플리케이션 매핑을 수행하는 측면이다. 이는 기존의 알고리즘을 적용한 툴로 제작되었다. 다음은 이와 같이 결정된 토폴로지 정보를 가지고 네트워크 온 칩 구조를 자동으로 구성해 내는 툴이다. 이를 통하여 시뮬레이션을 위한 코드 중 최 상위의 코드가 생성된다. 이 코드는 다시 컴파일러를 거쳐 시뮬레이션을 위한 실행 파일을 생성한다. 여기에서 필요한 네트워크 온 칩 컴포넌트들의 라이브러리가 TraNSIM 을 구성하는 세 번째 구성 요소이다.
본 논문에서는 TraNSIM 의 구조와 구성 방법뿐 아니라 이를 활용하여 실제 무선통신용 어플리케이션을 적용한 두 가지의 사례 연구를 담고 있다. 첫 번째로는 다중 안테나 무선 전송 기술의 검출 기술 중 하나인 List Sphere Decoder 이다. 이와 관련하여 시스템의 성능을 올리기 위한 다양한 다중 프로세서 구조에 대한 연구도 수행되었다. 두 번째로는 차세대 무선랜 규격인 IEEE 802.11n을 적용하였다. 여기에는 시스템의 요구사항에 제약된 소프트웨어와 하드웨어의 분할 기법이 다중 프로세서 구조의 결정 방법으로 적용되었다.
이러한 시뮬레이터의 개발과 사례에 대한 연구는 향후 어플리케이션 기반에서 다양한 네트워크 온 칩 구조의 성능을 빠르게 평가하고 구성해 나가는데 기여할 것이다. 또한, 실제로 합성 가능한 네트워크 온 칩 라이브러리가 구축된다면, 초기 단계의 구조 성능 평가에서 실제로 합성되는 네트워크 온 칩 구조의 제작에 이르기까지 더욱 진보되고 향상된 통합 환경을 제공할 수 있을 것으로 기대된다.