In this thesis, I propose two novel single-level down conversion mixers for direct-conversion receivers. The purpose of these researches is to develop low voltage and low power RF circuits for the current and near future system-on-chip (SoC) applications. The first one is SiGe sub-harmonic mixers for a 5.8 GHz wireless local area network service and the second one is CMOS down conversion mixers for an ultra-wideband wireless personal area network service.
First of all, I propose a novel omitter/collector-coupled single-level sub-harmonic mixer. Although the sub-harmonic mixers have advantages over the conventional direct-conversion mixers in DC offset problem, LO self-mixing, and LO leakage, the use of lossy poly-phase filters complicates RF receiver structure due to the needs for LO amplifiers for compensating the poly-phase fitters' loss. In this research, I insist a solution for the referred problems by using a novel circuit topology and a 90$\deg$ phase shifter. The SiGe sub-harmonic mixers consist of single level I/Q-channel mixers and 90$\deg$ phase shifters without using a LO buffer amplifier. The sub-harmonic mixers in this design generate I/Q base-band signals with single-ended RF and orthogonal LO input signals. The 90$\deg$ phase shifters generate orthogonal signals for each RF and LO input. A single-ended RF signal is orthogonally divided by an RC phase shifter, and the orthogonal output signals of the phase shifter enter the corresponding I/Q channel sub-harmonic mixers. Also, a single ended LO signal is orthogonally divided by an RC phase shifter and the both output of LO signals enter each sub-harmonic mixer. The down converter accepting single-ended RF and LO signal sources simplifies the whole RF block compared to conventional direct-conversion architectures which use fully differential components from LNA and VCO to mixer such as differential LNA and RF balun at RF signal path and differential or quadrature VCO and poly-phase shifter at LO signal path. A single level topology of the sub-harmonic mixer can reduce the supply voltage less than 2 V without suffering from small voltage headroom at the load resister. The small supply voltage means that the proposed sub-harmonic mixers can share the supply voltage with analogue and digital circuits in a single chip, which is desirable for the system on chip (SoC). In addition, the designed down converter doesn't require an LO buffer amplifier between the VCO and mixer, and also reduces additional power consumption. The measured conversion gain and input P1dB are 13.6 dB and -15 dBm, respectively at 5.8 GHz RF signal and 2.9 GHz LO signal. I/Q mismatches of the down converter caused by LO and RF 90$\deg$ phase shifters and mixers are less than 5$\deg$ and 0.5 dB in phase and amplitude mismatches. Each sub-harmonic mixer consumes 6.2 mA from a 2.7 V supply.
Secondly, I propose another type of mixer topology which is suitable for the current and near future mixed signal SoC technology. This research also insists a novel mixer topology for the SoC of the multiband ultra-wideband system. The proposed low-voltage direct-conversion mixer is composed of two drain-coupled NMOS pairs. Mixing between RF and LO signals occurs at the drain/source-coupled transistor pairs. The proposed direct-conversion mixer is designed for the multi-band system covering from 3 GHz to 7 GHz. Each RF signal band has a bandwidth of over 500 MHz and the multiple LO signals are used for direct down converting the corresponding bands of RF signals. Each LO frequency is the same value of the center frequency of the RF signal for direct-conversion. The output signal of a single-ended LNA enters to the both I-channel and Q-channel mixers. The I-channel mixer receives a single-ended RF signal and differential LO signals, having 0$\deg$ and 180$\deg$ phases from the output of the quadrature VCO for generating the differential in-phase baseband signals. The Q-channel mixer receives the same single-ended RF signal and 90$\deg$ shifted differential LO signals, having 90$\deg$ and 270$\deg$ phases for differential quadrature baseband signals. The mixer topology has a single-level structure. The single-level mixer has several advantages compared to the conventional two or three-level stacked Gilbert-cell mixers. Because the single-level mixer needs smaller supply voltage than the conventional mixers, it can reduce DC power consumption. Also it can be integrated with analog and digital circuits sharing the same low supply voltage, which is desirable for a mixed signal SoC. The conversion gain and the input P1dB of the mixer are about 3 dB and -10 dBm, respectively with the multi-band RF signals. The mixer consumes 4.3 mA under 1.8 V supply voltage.
본 논문에서는 새로운 회로구조를 가지며, 5.8 GHz 무선랜의 직접변환수신기용으로 사용이 가능한 SiGe 서브하모닉 주파수혼합기와 WPAN (wireless personal area network) 서비스를 위한 초광대역 (Ultra-wideband; UWB) 시스템용으로 사용이 가능한 CMOS 하향주파수혼합기를 제안하였다.
첫번째로, SiGe 서브하모닉주파수혼합기는 단층의 I/Q-채널 주파수혼합기와 LO 증폭기가 필요없는 90$\deg$ 위상변환기로 이루어져 있으며, 단일위상의 RF신호와 90$\deg$ 위상을 가지는 두 LO 신호로서, I/Q-채널의 베이스 밴드를 생성한다. 주파수혼합기의 RF 입력단과 LO 입력단에 있는 RC 90$\deg$ 위상변환기는 단일위상의 RF 및 LO 신호를 90$\deg$ 위상차를 가지는 두개의 신호로 나누어준다. 90$\deg$ 위상차를 가지는 두 RF 신호는 각각 I-채널과 Q-채널의 신호입력으로 공급되고, 90$\deg$ 위상차를 가지는 두 LO 신호는 모두 I-채널과 Q-채널의 LO 신호로 공급된다. 단일 위상의 RF 와 LO 신호만으로 I/Q채널 하향변환기가 구동되기 때문에, 기존의 평형회로들로 이루어진 수신기 구조에 비해, 전체 RF 시스템을 단순화된 구조로 구현할 수 있다. 그리고, 단층 트랜지스터 서브하모닉 주파수혼합기 회로구조는 낮은 전원전압으로 인한 부하의 전압 스윙폭의 제한을 받지 않고, 2V 이하의 전원전압에서도 구동할 수 있는 장점이 있다. 낮은 전원전압을 사용함으로 인해, 아날로그 및 디지털회로와 전원전압을 함께 사용할 수 있어, 시스템의 RF, 아날로그, 디지털 회로를 하나의 칩으로 구현할 수 있어, SoC 구현에 큰 장점을 가진다. 또한, 제안된 서브하모닉 주파수 혼합기는 VCO 와 주파수혼합기 사이에 위상변환기의 손실을 보정하기 위한 LO 증폭기를 전혀 사용하지 않고 단일위상의 RF 와 LO 신호를 사용하기 때문에, 전체 수신기회로의 전력을 최대 60% 이상 감소시키고, 고집적화된 수신기를 구현할 수 있다.
두번째로, 현재와 가까운 미래의 혼합신호 SoC 기술로 활용이 가능한 CMOS 직접변환 주파수혼합기를 제안하였다. 제안된 저전압 직접변환 주파수혼합기는 두개의 드레인/소스-결합 NMOS 트랜지스터 쌍으로 이루어져 있으며, 단일위상의 RF 신호가 드레인/소스-결합 NMOS 트랜지스터 쌍의 한쪽 게이트 전극으로 입력되고, 180$\deg$ 위상차를 가지는 두 LO 신호가 다른쪽 게이트 전극으로 입력되는 구조로서, 드레인/소스-결합 쌍에서 LO 신호와 RF 신호의 주파수혼합이 일어난다. 제안된 주파수 혼합기는 3 GHz 에서 7 GHz의 광대역 다중대역 UWB 시스템으로 개발되었으며, 약 500MHz 의 대역폭을 가지는 여러 RF 신호대역의 중심주파수에 LO 신호를 사용하여 직접 하향 주파수변환이 일어난다. 제안된 주파수혼합기는 단충의 트랜지스터 구조를 가지고 있는데, 이는 기존의 2 층 혹은 3 층 트랜지스터 적층구조를 가지는 Gilbert-cell 구조에 비해 여러 가지 장점을 가진다. 낮은 전원전압에서도 구동이 가능하여 저전압 시스템에 적용이 용이하고, DC 전력소모를 감소시킬 수 있다. 또한 낮은 전원전압을 아날로그 및 디지털 회로와 공유함으로써, SoC 구현에 용이하다.
본 논문에서 제안된 두 가지 주파수혼합기는 각각 새롭게 제안된 저전압 회로구조를 사용하여, RF 회로들의 SoC 뿐 아니라, 아날로그, 디지털회로와의 고집적 저전압 SoC 발전에 기여하리라 예상된다.
