This thesis presents a source-injection parallel coupled (SIPC) quadrature VCO (QVCO) topology. In the proposed SIPC-QVCO, compare to the conventional parallel-coupled LC-QVCO (P-QVCO), the coupling transistors are configured in a way so that the 1/f noise, contributed by the coupling transistors at the output, can be avoided. The newly proposed SIPC-QVCO and conventional P-QVCO are fabricated based on 0.25$\mum$ CMOS technology. The phase noise of SIPC-QVCO measured at 1.5GHz shows more than 10dB improvement than that of the conventional P-QVCO over the offset frequency range of 10k~1MHz while dissipating the same amount of power.
본 학위 논문에서는 소스단자를 이용한 병렬 커플링 4-위상 전압제어 발진기 회로를 제안한다. 최근의 고주파 무선 송수신기에서 전압제어발진기는 직접변환방식의 송수신기 구조가 발전함에 따라 차동 발진기에서 90$^\circ$의 위상차를 가지는 4-위상 전압제어발진기를 필요로 한다. 특히 기존의 병렬연결 방식을 이용한 4-위상 전압제어발진기는 가장 중요한 요소인 위상잡음 성능이 좋지 못하여 위상잡음의 성능개선이 절실하다. 본 학위 논문에서는 이러한 위상잡음 특성을 개선한 새로운 구조의 4-위상 전압제어 발진기를 CMOS 0.25$\mum$ 공정을 이용하여 설계하여 기존의 병렬연결 방식의 4-위상 전압제어발진기와 비교하여 10dB 이상의 발전된 위상잡음의 성능 개선을 보여준다. 특히 구현된 병렬연결 방식의 4-위상 전압제어발진기와 소스 단자를 이용한 새로운 4-위상 전압제어발진기는 같은 전력소모에서 시뮬레이션 결과와 실험적으로 측정된 위상잡음특성결과가 일치한다.
