Orthogonal Frequency Division Multiplexing (OFDM) has gained considerable attention in recent years. It has been adopted for various standards include the 802.11a wireless LAN standard. In this paper, we implemented an OFDM modem based 802.11a standard. The new architecture of the 802.11a system targeted to reduce the circuit size within decoding latency constraint. High area-efficiency has been achieved by sharing a memory and a multiplier block. Circuit size has been reduced by using a new architecture with the enhanced memory based FFT. The 802.11a designed by using the proposed method uses less number of gates, about 33%, than the one based on the conventional architecture.
이 논문은 IEEE의 무선랜 시스템인 802.11a의 면적 효율적인 시스템 설계 / 구현에 관한 글이다. 본 논문에서는 802.11a의 시간 제한을 만족하면서 동시에 면적 효율적인 특징을 가지는 구조를 제안하였다. 전체 시스템을 최적화하기 위해 두 가지 측면에서 개선하였다. 첫째는 전체 latency를 줄이는 것이었다. 전체 시스템에 있어서 Latency를 많이 차지하는 블록인 interleaver / mapper, deinterleaver / demapper 를 합하고, 각각 병렬적인 출력을 통해 제어함으로 기존에 가지던 시간에 비해 약 4us를 단축시킬 수 있었다. 두번째는 전체 면적을 줄이는 것이었다. 전체 시스템 면적 중 전송단의 62%, 수신단의 49%를 차지하던 IFFT/FFT 블록을 시스템이 적합하게 변형하였다. 메모리 기반의 FFT 구조는 최소의 면적을 가지는 특징이 있다. 또한 복소 곱셈기를 한 개 사용하고, 단일입출력 메모리를 사용하여 최소한의 면적을 이루었다. 이 제안된 구조를 활용하기 위해 향상된 메모리 접근 방식을 제안하였다. 기존 방식은 모든 입출력이 되어야 다음 입력을 받을 수 있는 메모리 할당을 이루고 있어 4us동안 수행할 수 없는 단점을 지니고 있었다. 제안된 방식은 입력과 출력을 3N/4 clock동안 동시에 진행할 수 있게 되어서 기존의 시간 제한을 만족할 수 있었다.
제안된 알고리즘의 하드웨어 구현 및 검증을 위해 본 논문에서는 Verilog언어를 활용하여 802.11a 시스템을 구현하였다. 설계 후 최종 논리 합성 결과를 통해서 기존 알고리즘과의 성능 분석을 수행하였다. 논리합성 결과, 제안된 알고리즘과 메모리 기반의 구조를 이용해 구현한 802.11a 시스템은 기존의 pipelined구조로 구현된 것에 비해 약 33%의 면적의 효율을 얻을 수 있었다. 면적 효율적인 제안된 알고리즘은 최소한의 면적으로 요구로 하는 OFDM (Orthogonal Frequency Division Multiplexing) 무선 통신 모뎀에 적합한 알고리즘으로 적용될 수 있을 것이다.
