With increased mobile communication system, many research about several devices used in RF transceiver in handset was performed. Power amplifier, which drives the biggest output, dissipates the highest amount of DC power compare to other device and directly related to the battery size. In other words, efficiency of power amplifier is very important considering resent trend of smaller handset. But in CDMA system, efficiency of power amplifier is low because of not only using class A power amplifier, but also power control technique of CDMA system.
In this paper, a bias control circuit that improves the efficiency in lower output power condition and simulated/measurement result of power amplifier with that circuit are represented. For appropriate comparison, power amplifier without bias control circuit is also designed and all test results support the suggested theory of bias control.
전력 증폭기는 무선 통신용 전력 증폭기에 빼 놓을 수 없는 부품으로써 단일 부품으로는 가장 많은 전력을 소모하는 특징을 가진다. 특히 CDMA 시스템의 경우 매우 뛰어난 선형성을 요구하기 때문에 대부분의 전력 증폭기는 낮은 전력 효율 특성을 감수하면서 A급 동작을 채택하고 있다.
본 논문에서는 입력 신호의 크기에 따라 전력 증폭기의 A급 동작을 유지할 수 있는 최소의 게이트 바이어스 전압을 수식을 유도하였고 이를 바탕으로 하여 낮은 출력에서 DC 전력 소모량을 줄이는 회로를 구성하였다. 제시된 이론 및 회로를 검증하기 위하여 시뮬레이터를 이용한 모의 실험 및 하이브리드 회로 제작을 통한 측정이 수행되었으며, 그 결과 고안된 전력 증폭기는 낮은 입력 신호에 대하여 기존의 것과 비교하여 개선된 효율성을 가짐을 확인 할 수 있었다.
비록 하이브리드 형태로 제작이 되었으나, 제안된 전력 증폭기 바이어스 회로는 집적 회로화가 가능하며 바이어스 회로의 크기를 고려 할 때 전체 집적 회로 면적의 큰 변화 없이 개선된 효율성을 얻을 수 있는 장점이 있다.
