I review some important issues and progress in implementing Turbo MAP decoding algorithm at two side of hardware and software design study. System level designs archieved by SPW simulator are to advance hardware architecture optimization and extract design specifications in the direction of simplified block design, optimum metric calculation procedure, and memory organization. Turbo decoder must process frame size data(hundreds of information bit) at real time application systems. There are a lot of computational power. For the optimum software design, I implement turbo code on TMS320C6201 programmable fixed point DSP. In order to maximize computational power, hardware design techniques which archived by system level simulations are applied. Also, I analysed Turbo code performance by some simulation results.
본 논문에서는 IMT2000 WCDMA 시스템의 채널 부호화중 하나인 터보 부호의 H/W, S/W 구현시 최적화할 수 있는 설계 아키텍처에 대한 연구를 진행하였다. 터보 부호는 종래의 연접 부호와는 달리 길쌈 부호를 연접하여 이용한다. 두 개 이상의 구성 부호기를 연접하며, 인터리버를 이용하여 서로 다른 입력 시퀀스를 부호화한다. 터보 부호에서는 복호화 방법으로 최대 사후 확률(Maximum A Posteriori) 알고리즘과 소프트 출력 반복 복호(Soft Output Iterative Decoding) 알고리즘을 이용한다. 터보 부호는 이론적으로 많은 연구가 진행되어 왔지만 수학적으로는 정확하게 규명되지 않았다. 또한 IMT2000 서비스에 채널 코딩으로 채택되었음에도 불구하고 실제 구현에 있어서 MAP 알고리즘의 계산량과 반복 복호시의 시간 지연으로 인하여 실제 응용에 있어서 많은 어려움을 겪고 있다. 이를 위하여 본 논문에서는 3GPP에서 제시된 WCDMA 터보 부호 스펙을 적용하여 하드웨어와 소프트웨어 구현, 두 가지의 방향에서 터보 부호 구현을 최적화할 수 있는 연구를 진행하였다. 시스템 레벨의 설계는 Lookup Table을 이용해서 E 함수를 간략화하였고, 최적의 상태 메트릭 계산 아키텍처와 이에 따른 메모리 사용의 최적화 관점에서 연구를 하였고, 양자화기와 인터리버에 대한 성능을 검증하였다. 소프트웨어 구현 연구를 위해서는 시스템 레벨에서 진행한 하드웨어 설계 기법을 그대로 적용하여 컴퓨테이션 파워를 최대로 할 수 있도록 정수형 C 프로그램 설계를 하였고, 이를 고정 소수점 DSP인 TMS320C6201 EVM 보드를 이용하여 실험하여 성능을 확인하고, 이를 분석하여 실시간 처리 가능성을 검증하였다.
