Growth in the wireless communication market in recent years has been driving the demand for higher integration of CMOS wireless transceivers in order to achieve lower cost, smaller form factor, and more functionalities. Much recent research effort has demonstrated the feasibility to integrate most transceiver building blocks into a single CMOS die. One of the few remaining blocks that have yet to be successfully integrated is the Power Amplifier (PA). The PA is usually the last active building block in a radio transmitter. Its function is to amplify the signal power up to the required level before it can be transmitted into the air. Due to several limitations of CMOS technology, designing a linear and efficient PA is a challenging task.
This thesis is divided into two parts
First part includes a fully integrated CMOS power amplifier with a half-turn transformer for IEEE 802.11a WLAN applications. The circuit is operated for a 3.3V operation with 0.18μm CMOS technology. To combine output power, an on-chip transmission line transformer (TLT) is used. The maximum power is 23.8dBm and the power added efficiencies are 18.8% at $P_{1dB}$ and 20.1% at $P_{sat}$, respectively. When a 54 Mbps/64 QAM OFDM signal is applied, the PA delivers average power of 12dBm at an EVM of -25dB.
Second part introduces the proposed Quasi-Doherty CMOS power amplifier with Integrated-Passive Device (IPD) transformer for WCDMA applications. Since the Quasi-Doherty PA can improve the PAE at the medium power level, such a technique is very useful for WCDMA/WLAN system which require a high PAE at the medium power level. A quadrature 3-dB hybrid coupler at input network can be replaced by asymmetric power divider that is on-chip CMOS die, ant this asymmetric power divider can be integrated with Doherty power amplifier. This configuration is compact enough to minimize the circuit size of Doherty power amplifier, providing good isolation between output ports. It is worthwhile to note that asymmetric power divider can have gain, while hybrid coupler has loss of 3~4 dB. The quarter-wave transmission line at output network is replaced with lumped elements and the output power combining of the differential pair is accomplished by the low loss IPD transformer.
최근 무선통신시장의 비약적인 성장과 함께 다른 공정에 비해 가격 경쟁력이 높고, 높은 집적도를 가지며, 다른 회로들과 연동되어 부가적인 기능들을 수행하기에 용이한 CMOS 공정을 통해 무선 송수신기를 하나의 칩으로 집적하려는 시도들이 대학 및 연구기관들 뿐만 아니라 산업체에서도 활발히 진행되고 있다. 이러한 최근 연구결과들을 살펴보면 무선 송수신기를 하나의 CMOS 칩 위에 집적시킬 수 있다는 가능성들을 보여주고 있을 뿐만 아니라 무선랜(WLAN)과 같은 낮은 출력을 요구하는 시스템에 대해서는 제품도 출시되고 있는 상황이다. 하지만 이러한 특수한 경우를 제외하고 대부분의 무선 송수신기에서 아직까지 집적되지 못하고 있는 부분은 바로 전력증폭기 부분이다. 전력증폭기는 이제 무선 송수신기에서 남은 유일한 능동 블록이라고 할 수 있다. 따라서 집적화시킬 수 있는 전력증폭기의 개발이야말로 남아있는 마지막 과제라 할 수 있다.
본 논문에서는 이러한 통신시스템에서 사용할 수 있는 선형 전력증폭기에 대한 연구를 담고 있다.
첫 번째 부분에서는 IEEE802.11a 무선랜(WLAN) 통신을 위해 해프턴 변압기를 이용하여 CMOS로 집적된 선형 전력증폭기에 대한 내용이다. 이 회로는 0.18μm CMOS 공정을 이용하여 3.3V에서 동작하도록 설계되었다. 출력파워를 결합하기 위해 CMOS 공정의 최상위 금속 레이어를 이용하여 집적된 전송선 변압기 (TLT)를 이용하였다. 최대파워는 23.8dBm으로 측정되었고, 효율은 $P_{1dB}$에서18.8%, $P_{sat}$에서 20.1%로 측정되었다. 54 Mbps/64 QAM OFDM 신호를 인가했을 때, -25dB의 EVM 스펙을 만족시키는 최대 선형 파워는 12dBm이었다. 본 논문은 차동신호의 생성을 위한 입력 발룬과 신호결합을 위한 출력 변압기를 전부 CMOS 칩 위에 구현하여 EVM과 같은 선형성 스펙을 만족시킨 최초의 논문이라는데 의의가 있다.
두 번째 부분에서는 WCDMA 통신시스템을 위한 비대칭적인 전력분배기를 가진 유사 도허티 전력증폭기에 대한 내용을 다뤘다. PAPR이 큰 WLAN과 같은 시스템이나 확률분포함수 상 중간레벨에서의 출력빈도가 가장 높은 WCDMA와 같은 시스템에서는 최대파워에서의 효율보다 중간레벨에서의 효율을 높이는 것이 더 중요하다. 따라서 본 논문에서는 기존의 도허티 전력증폭기가 가지는 중간레벨에서의 효율을 증가시킬 수 있는 장점 뿐만 아니라, 기존의 도허티 전력증폭기가 가지는 피크 앰프 쪽으로 충분한 파워를 전달할 수 없다는 문제점을 해결하고자 비대칭 전력분배기를 제안하였다. 이것은 기존의 쿼드러쳐 3-dB 하이브리드 커플러와 같은 집적하기 어려운 부분을 집적화할 수 있을 만큼 작게 가져갈 수 있고, 또한 드라이버로도 사용할 수 있기 때문에 칩 면적과 여러 가지 면에서 장점을 가진다. 또한 캐리어 앰프의 부하 변조를 위한 변압기는 파이 타입의 수동소자로 대체할 수 있고, 이것은 또한 각 앰프 간의 정합회로로도 사용될 수 있다. 이러한 차동신호는 작은 삽입손실을 가지는 IPD 공정을 이용한 변압기로 자기적 결합을 통해 출력으로 전달된다. 아직 CMOS 공정을 사용하여 WCDMA 스펙을 만족시키는 전력증폭기가 개발되어있지 않은 상태에서 효율 뿐만 아니라 선형성에서도 향상을 가져올 수 있다는 점에서 큰 의의를 가진다고 할 수 있다.
