A wearable ECG monitoring system is integrated on the clothes with the low energy ECG signal processor.
A method to fabricate circuits on the cloth, planar fashionable circuit board (P-FCB), is proposed. Wet patterning method like screen printing as well as dry process of sputtering are used to fabricate the patterned film electrodes on various types of fabrics. Bonding and packaging of silicon chip directly on the fabric circuit board are proposed and their mechanical properties are investigated. The electrical and mechanical characteristic is measured to improve the system integration. The fabric dry electrode is implemented by P-FCB technique.
An ECG signal processing algorithm with quad level vector (QLV) is proposed to reduce the system energy consumption. ECG signal processing reduces the transmission power consumption and the memory capacity. The proposed algorithm consists of the compression flow and the classification flow, and the QLV is proposed for both flows to achieve better performance with low computation complexity. The compression algorithm consisting of skeleton and the Huffman coding is applied to reduce the processing cost while maintaining the signal quality. The heartbeat segmentation and the R peak detection methods are employed for the classification algorithm. The performance is evaluated by using the MIT-BIH Arrhythmia Database, and the noise robust test is also performed for the reliability of the algorithm. Its average compression ratio is 16.9:1 with 0.641% PRD value. The accuracy performance of the R peak detection is 100% without noise and 95.63% at the worst case with -10dB SNR noise.
An ECG signal processor (ESP) is designed to perform the required signal processing. The ESP performs filtering, compression, classification and encryption. The proposed ESP consists of three heterogeneous processors with specific functionalities. The QLV-based pre-processing, segmentation-based pipelined operation, processing bandwidth reduction with skeleton, and the voltage scaling are induced to reduce the processing energy consumption. The proposed ESP is implemented in 0.18-μm CMOS process and integrated into the arrhythmia monitoring sensor platform to evaluate the performance. The energy consumption per single sample processing is 37pJ/sample, and the overall energy consumption for the monitoring system is 4.2J/day. By applying the proposed ESP chip, the overall energy consumption of ECG monitoring system is reduced by 94%.
본 논문은 의복형 연속 모니터링 시스템을 위한 저 에너지 생체 신호처리 신호처리기를 제안했다. 제안된 의복형 모니터링 시스템은 직접 직물 위에 시스템 플랫폼을 구성하고, 칩을 집적하는 P-FCB (Planar fashionable circuit board) 기법을 적용하여 착용감을 높였다. 또한, 시스템의 전체 에너지 소모를 감소시키기 위하여, 센서 노드 상에서 신호 처리가 가능한 심전도 신호처리기를 제안하였다.
제안된 신호처리기는 심전도 신호를 입력 받아 필터링 (filtering), 압축 (compression), 분류 (classification), 암호화를 (encryption) 처리한다. 압축 경로는 중요한 특징을 가진 샘플 만을 추출하는 skeleton, 델타 코딩, 수정된 4-bit 단위 허프만 코딩의 3단계로 구성되었다. 분류 경로는 심박 분할 (heartbeat segmentation), 특징 추출 (feature extraction), 분류 (classification)의 3단계로 구성되었다. 또한, 압축과 분류의 처리를 돕기 위하여 ECG 신호의 정보 레벨을 네 단계로 나누는 QLV (Quad Level Vector)를 적용하여 계산 복잡도를 감소시켰다. 제안된 압축 기법은 평균 16.9:1의 압축률을 가지며 0.641% PRD의 압축 에러를 보인다. 또한 R peak 발견의 정확도는 노이즈가 없을 경우 100%이며, -10dB SNR의 노이즈가 주어졌을 경우 95.63%이다.
제안된 신호 처리 알고리즘을 효과적으로 처리하기 위하여 심전도 신호 처리기(ECG Signal Processor) 칩을 구현하였다. 신호처리기는 각 단계의 기능에 적합한 세 개의 이종의 (heterogeneous) 처리기로 구성하여 처리 성능을 높였다. Skeleton 기법을 적용하였으며, 어플리케이션에 적합한 잘 정의된 인스트럭션을 (Instruction Set Architecture) 제안하여 칩 위에 집적된 메모리의 용량의 30% 이상 감소를 얻었다. 또한 clock gating 기법을 적용하여 평균 28%의 파워 소모 감소를 얻었으며, 공급 전압을 0.6V까지 낮추어 90%의 소모 에너지 감소를 얻었다. 제안된 신호처리기는 0.18μm CMOS 공정을 이용해 제작되었으며, 0.6V 전원 전압 하에서 동작하며, 한 개의 샘플을 처리 할 때, 37pJ/sample의 에너지를 소모한다.
