The fabrication and investigation of Schottky barrier MOSFETs (SB-MOSFETs) are presented. It shows good characteristics and compatibility in CMOS technology. To figure out the carrier transport mechanism, newly developed extraction method of effective barrier height is proposed. It shows that the dominant carrier transport is changed corresponding to gate and drain bias condition. The memory application, especially capacitorless DRAM, is also presented. In order to form low barrier height in the source, dopant segregation method at the junction edge is used in memory application. The memory characteristics show good property and the same class with conventional capacitorless DRAM. When device is down scaling, the capacitorless DRAM should be required with high immunity of short channel effect. Therefore, the Schottky barrier MOSFETs are the best candidate for high performance device and memory application. Finally, 3D FinFET by using Schottky source/drain are fabricated, and the 3D memory device application by using Schottky contact remains as further works.
Schottky contact을 이용한 MOSFET에 대해 연구하였다. 기존 MOSFETs이 작아짐에 따라서 생기는 기생 저항 성분을 줄이기 위해 제안된 Schottky barrier MOSFET은 좋은 단채널 효과, 낮은 공정 온도를 사용하는 장점 등을 가지고 있다. 따라서 소자 축소에의 장점을 바탕으로 차세대 DRAM으로 보고되고 있는 캐피시터 없는 DRAM에의 응용 가능성을 검토하였다.
우선, 정확한 전류 메커니즘을 분석하기 위해 일반적인 SB-MOSFET을 제작하였다. 제작된 소자를 바탕으로 Effective Schottky-barrier-height (SBH)를 추출하기 위한 새로운 방법이 제안되었다. 이 방법을 토대로, 게이트 전압과 드레인 전압에 따라 메커니즘이 바뀌는 것을 밝혀내었다.
일반적으로 메모리 소자 역시 소자가 작아짐에 따라서 생기는 문제점을 벗어날 수 없기 때문에, 단채널 효과 (Short-channel-effect, SCE)에 강한 소자를 메모리에 적용하는 것이 필요하다. 따라서 Dopant segregation (DS) 기법을 이용하여 메모리 소자로 적용하기 위한 단채널 효과에 강한, 새롭게 제안된 SB-MOSFET이 제작되었고, 그것의 메모리 특성 역시 기존의 캐패시터 없는 DRAM과 동일한 특성이 나옴을 확인하였다. 이는 매우 작은 크기의 메모리 소자에서 SB-MOSFET이 적용 가능하고, 좋은 성능이 나옴을 예상할 수 있다.
또한 차세대 소자로써 제안되고 있는 FinFET의 전위 모델링을 통한 정확한 이해를 토대로, Schottky 소스/드레인을 가지는 작은 크기의 SB-FinFET이 제작되었다.