This thesis focuses on area-efficient digital-to-analog converter (DAC) structures in column drivers for high color resolution Active-Matrix LCDs (AMLCDs). Three kinds of DAC structures are proposed and designed in efforts to enhance the area efficiency.
First, an interpolation DAC structure using capacitors is presented. The proposed interpolation DAC method adds the auxiliary voltage to the gamma voltage, but not divides between the two adjacent gamma voltages. In order to prevent capacitors mismatch effects, the interpolation DAC uses only one capacitor for add-subtract operation. The implemented circuit was simulated using 0.35㎛ CMOS process and showed the area efficiency and accuracy through its simple structure.
Second, a low-voltage DAC structure and high-slew push-pull buffer amplifiers are presented. The proposed low-voltage DAC consists of low-voltage process transistors occupying smaller area than high-voltage process transistors, and operates with divided gamma voltages. To amplify the low-voltage DAC outputs, a switched-capacitor gain circuit is used. Buffer amplifiers with high-slew and push-pull function are also proposed for the switched-capacitor application. The implemented circuits are simulated using 0.35㎛ CMOS process.
Third, an interpolation scheme applied in channel buffer amplifiers is presented. The interpolation scheme is realized in buffer amplifiers by taking advantage of a variable current control (VCC) method in order to enhance the linearity as well as the area and power efficiency of the column drivers. The chip size of the column drivers with buffer amplifiers that adopt the interpolation scheme can be maintained even with higher bit resolution, because the amplifiers include the function of a digital-to-analog converter (DAC). From area and linearity analyses, it is shown that the proposed VCC interpolation scheme provides better performances in area efficiency, linearity, and power consumption than the previous interpolation scheme. The 5b interpolation amplifier consumes 3.8㎂ of static current per channel in a 0.3㎛ 13.5V CMOS process. The INL and DNL were $\pm$ 0.85 LSB and $\pm$ 0.35 LSB, respectively.
본 논문에서는 모니터나 TV 등의 중, 대형 AMLCD 제품에 사용되는 컬럼 드라이버 application을 목표로 하였으며, 이를 위해 10 bit 이상의 높은 계조 (gray scale)를 표현하면서 동시에 면적 효율성을 가지는 DAC 구조 및 출력 버퍼 앰프 구조를 제안하였다. 그림 6.1은 기존에 컬럼 드라이버 내부에서 일반적으로 사용되던 저항열 DAC 구조를 나타내며, 본 논문에서는 면적 효율성을 높이기 위해 (1)~(3)의 3가지 접근 방식을 통해 새로운 DAC 구조를 고안하였다. 또한, 분석 및 시뮬레이션을 통해 기본적인 성능을 검증하였으며, 참고 논문 및 관련 업종 종사자들로부터의 정보를 통해 기존 DAC 구조와의 면적 효율성을 비교해보았다.
(1) Interpolation DAC
본 논문의 3장을 통해 제안된 interpolation DAC 구조는 기존의 저항열을 이용한 DAC으로 상위 bit을 구현하고, 하위 bit에 해당하는 전압은 interpolation DAC으로 구현한 뒤 상위 DAC 출력 전압에 더하거나 빼는 방식이다. 본 논문에서는 10 bit 감마 DAC 구현을 위해 캐패시터를 사용하여 interpolation을 수행하는 전하 분배 타입 interpolation DAC을 제안하였다. 또한 12 bit 선형 DAC 구현을 위해 상위 DAC과 하위 DAC의 출력 전압을 받은 후 하나의 캐패시터를 사용하여 더하거나 뺄 수 있는 전압 합산 타입 interpolation DAC 구조를 제안하였다. 특히 전압 합산 타입의 경우, 캐패시터의 크기 비를 이용하지 않기 때문에 캐패시터 mismatch로 인한 문제가 없으며 비교적 간단한 구조를 가진다. 따라서 비교적 정확한 출력 전압과 면적 절감 효과를 동시에 얻을 수 있다.
(2) 저전압 DAC
본 논문의 4장을 통해 제안된 저전압 DAC 구조는 기존의 저항열 DAC 구조를 기반으로 사용한다. 먼저 감마 기준 전압들을 $\dfrac{1}{K}$배로 줄여서 사용하며, 이 전압들 중에서 DAC 출력 전압을 얻는다. 그리고 선택된 전압은 스위치드 캐패시터 형태의 출력 버퍼 앰프에서 다시 K배로 증폭시킨다. 이 경우 저항열 DAC의 입출력 동작 전압 범위가 낮아지기 때문에 저항열 DAC 구조 전체를 작은 크기의 저전압 공정 트랜지스터를 사용하여 구현할 수 있으며, 이로 인한 면적 절감 효과를 얻을 수 있다. 또한 스위치드 캐패시터 구조에 적합한 높은 슬루율과 푸쉬-풀 기능을 가지는 출력 버퍼 앰프 구조를 제안하였다.
(3) 버퍼 앰프 내에서의 Interpolation 기법
본 논문의 5장을 통해 제안된 버퍼 앰프 내에서의 interpolation 기법은 기존의 DAC 기능 중 일부를 출력 버퍼 앰프 내에서 구현하는 기법이다. 본 논문에서는 면적 효율성 및 출력 전압의 선형성을 높이기 위해 가변 전류 제어 (Variable Current Control: VCC) 방식을 사용한 새로운 interpolation 기법을 제안하였다. 이 방식은 기존의 게이트 전압 변조 (Gate Voltage Modulation: GVM) 방식을 사용한 interpolation 기법에 비해 면적, 선형성 측면에서 뛰어난 성능을 보였으며, 구조가 간단하여 다양한 버퍼 앰프 구조에 쉽게 적용할 수 있다. 수식 분석 및 시뮬레이션 결과를 통해 개선된 성능을 검증할 수 있었다.
본 논문을 통해 AMLCD 컬럼 드라이버에 사용되는 DAC의 면적을 줄이기 위한 여러 가지 방식에 대해 제안을 하였으며, 이러한 DAC 구조들은 AMLCD 컬럼 드라이버 어플리케이션에 따라 다양하게 적용될 수 있을 것이다. 검증할 수 있었으나, 기존 DAC 구조와의 면적 비교는 참고 논문 및 업체로부터의 정보를 통한 간접적인 비교로 대신할 수 밖에 없었다. 따라서 향후에는 현재 진행 중에 있는 디스플레이 관련 업체와의 프로젝트를 통해 실제 컬럼 드라이버 제품에 본 논문에서 제안한 DAC 구조를 적용해 볼 계획이며, 이를 바탕으로 기존 DAC 구조와의 실제적인 면적 효율성 및 성능 비교를 하려고 한다.