In this thesis, we are presented new direct-conversion architecture for the ATSC terrestrial digital TV tuner with a focus on the design of a highly linear low-noise amplifier and down-conversion mixer immune to device mismatch by process variations. Considering for the various tuner architectures, the direct-conversion architecture is chosen because of the advantage of low cost and easy single-chip integration.
A differential wide-band low-noise amplifier based on the current amplification scheme is proposed. In the low-noise amplifier, a common-gate stage with positive current feedback is integrated in parallel with a common-source stage using the current mirror amplifier in order to highly improve the linearity and exploit the noise cancellation technique. The proposed 0.18-㎛ CMOS LNA exhibits a power gain of 20.5 dB, an IIP3 of 2.7 dBm, an IIP2 of 43 dBm, and an average noise figure of 3.3 dB while consuming 32.4 mW from a power supply of 1.8 V with 0.12 ㎟ area.
To remedy the harmonic-mixing problem which is the significant issue in the wide-band direct-conversion tuner, we are proposed a harmonic-suppression mixer consisted of the phase-shifting and gain-adjusting stage. The analysis for the limitation of harmonic-suppression in the presence of the phase and gain mismatch originated from process variations is performed. In order to minimize the effect of the device mismatch between the LO switches, a resistively degenerated double-balanced passive mixer along with a current feedback operational amplifier is employed, and thus we achieve high linearity and excellent device matching.
The prototype chip for the proposed direct-conversion architecture satisfying ATSC terrestrial digital TV system requirements is fabricated using a 0.18-㎛ single-poly six-metal RF CMOS technology. The proposed direct-conversion tuner is consisted of the highly linear low-noise amplifier, harmonic-suppression down-conversion mixer, and baseband programmable gain amplifier. By virtue of the resistively degenerated passive mixer, the measured harmonic-suppression ratio for third and fifth LO harmonics is better than 50 dBc and within the target specification. The proposed tuner exhibits a gain of 39.6 dB, a noise figure of 7.3 dB, and IIP3 of -4.4 dBm, and an IIP2 of 37.5 dBm at the mid-band of 450 MHz, while consuming approximately 250 mW from the dual power supply of 1.8 V and 3.3 V.
본 논문에서는 고선형 저잡음 증폭기와 공정 변화에 의한 소자 비일치에 둔감한 아래 변환 혼합기의 설계에 초점을 맞춘, ATSC 지상파 디지털 TV 튜너를 위한 새로운 직접변환구조가 제시된다. 다양한 튜너 구조를 고려하여 저가격, 쉬운 단일칩 집적이 가능한 직접변환구조를 선택하였다.
직접변환 튜너를 위해 전류 증폭 기법에 기반한 차동 광대역 저잡음 증폭기를 제시하였다. 저잡음 증폭기의 설계에 있어서, 입력 임피던스 매칭과 잡음지수 사이의 심각한 타협조건이 있기 때문에 낮은 잡음 지수와 훌륭한 입력 임피던스 매칭을 동시에 달성하는 것은 큰 도전적인 문제이다. 제안된 저잡음 증폭기에서 선형성을 크게 증가시키고 잡음 제거 기법을 이용하기 위해, 포지티브 전류 피드백을 가지는 공통 게이트 단은 전류 거울 증폭기를 사용한 공통 소스 단과 병렬적으로 결합된다. 또한, 저잡음 증폭기의 대역폭을 증가시키기 위해 네거티브 커패시턴스 기법을 적용하였다. 0.18-㎛ CMOS 공정으로 제작된 제안된 저잡음 증폭기는 1.8 V 전압으로부터 32.4 mW 전력소모를 하고 0.12 ㎟ 의 면적을 가지면서 20.5 dB의 게인, 2.7 dBm의 IIP3, 43 dBm의 IIP2, 3.3 dB의 평균 잡음 지수의 성능을 보였다.
광대역 직접변환 튜너에서 나타나는 하모닉 혼합 문제를 피하기 위해, 분리된 위상이동 단과 게인조절 단으로 구성된 하모닉 제거 혼합기를 제안하였다. 공정 변화로부터 발생하는 위상 불일치와 게인 불일치가 있을 때의 하모닉 제거의 한계에 대한 해석이 수행되었다. 저항 사이의 게인 불일치가 하모닉 제거 성능을 나쁘게 하는 주된 요인이 아니고, 하모닉 제거 성능의 열화는 저항보다는 국부 발진 신호 스위치 사이의 소자 불일치로부터 일어난다는 것을 실험적으로 증명하였다. 국부 발진 신호 스위치들 사이의 소자 불일치에 둔감하도록, 전류 피드백 동작 증폭기가 뒤따르는 저항 축퇴 이중 균형 패시브 혼합기를 사용하였고, 고선형성과 훌륭한 소자 매칭 특성을 얻었다.
ATSC 지상파 디지털 TV 시스템 요구 사항을 만족하는 제안된 직접변환 튜너의 프로토 타입은 1P6M 0.18-㎛ RF CMOS 공정을 사용하여 제작되었다. 제안된 직접변환 튜너는 저잡음 증폭기, 아래 변환 혼합기, 그리고 기저대역 프로그래머블 게인 증폭기로 구성된다. 제안된 튜너의 첫 번째 고려사항은 3차와 5차 국부 발진 신호 하모닉에 의한 혼합 반응을 제거하는 것이다. 저항 축퇴 패시브 혼합기의 도움으로, 3차와 5차 국부 발진 신호 하모닉들에 대한 하모닉 제거 비율은 50 dBc 이상으로 측정되었고, 목표 규격을 만족시켰다. 제안된 튜너는 1.8 V와 3.3 V의 이중 전압으로부터 약 250 mW의 전력을 소모하면서 450 MHz의 중간 대역에서 39.6 dB의 게인, 7.3 dB의 잡음 지수, -4.4 dBm의 IIP3, 37.5 dBm의 IIP2의 성능을 나타내었다.