Recently, due to the development of a CMOS process, it was found that the performance of a CMOS active device by itself is comparable to that of GaAs in terms of output power and efficiency. However, it is difficult to realize a passive device with a high quality factor due to the lossy silicon substrate of a CMOS process. To overcome the lossy characteristics of a silicon substrate, which is the main reason for the degradation of efficiency in power amplifiers, a transmission line transformer (TLT) on a printed circuit board (PCB) is used as an output power combiner and a matching circuit. A two-stage 900 MHz CMOS differential power amplifier is designed using PCB TLT and implemented in a 0.18 μm RF CMOS process. Higher efficiency can be achieved by using the power transistor as an on/off switch instead of a high-impedance current source. To drive the power stage effectively, class-D amplifiers are used as driver amplifiers and a cascaded class-D driver amplifier with stabilized bias is proposed. The power amplifier delivers an output power of 31.7 dBm and a power-added efficiency (PAE) of 62.4% with a power gain of 30.3 dB, including the losses of the bond-wires and the output transformer.
Because linear power amplifier has low efficiency characteristic, high linearity and high efficiency can’t coexist in a power amplifier. Thus the study of a future transmitter architecture which has high linearity and high efficiency is needed. In order to develop this architecture, additional modulation for envelope information is needed and generally delta-sigma modulation (DSM) technique is used for linearity. Band-pass DSM (BPDSM) technique has advantages that a quantization noise is pushed out from in-band and 1-bit digital signal, the output of DSM, can use a switching-mode power amplifier which has high efficiency. The proposed digital transmitter architecture separates the envelope information and the phase information. The envelope information is modulated by DSM and converted 1-bit digital signal. The linear transmitter is simulated with the proposed power amplifier and achieved PAE of 54.8% and the output power of 30 dBm in two-tone signal simulation.
최근 CMOS 기술의 발달로 인해 CMOS 능동소자의 성능은 전력증폭기의 출력전력이나 효율측면에서 GaAs 능동소자와 필적할만하다. 하지만 CMOS 공정의 손실이 많은 기판 특성으로 인해 높은 Q-factor를 가지는 수동소자의 구현이 어렵다. 이러한 실리콘 기판의 단점을 극복하기 위해 PCB상에서 전송선 변압기를 구현하여 전력증폭기의 출력전력 결합기와 출력정합회로로서 사용하였다. 0.18 um RF CMOS 공정을 이용하여 2단의 900 MHz CMOS 차동 전력증폭기를 구현하였다. E급 출력단 전력증폭기는 전력 트랜지스터를 전류원으로 사용하는 것 보다 on/off 스위치로 사용할 때 더 높은 효율을 얻을 수 있다. 전력 증폭단을 효과적으로 구동하기 위해 D급 출력단 구동증폭기를 사용하였으며, 바이어스를 안정화한 cascaded D급 출력단 구동 증폭기를 제안하였다. 제작된 전체 전력증폭기는 31.7 dBm의 출력전력과 62.4%의 효율을 나타내었고, 모든 측정결과는 bond-wire 및 PCB 전송선 변압기의 손실을 모두 포함한 것이다.
일반적으로 선형 전력증폭기는 낮은 효율 특성을 가지기 때문에 높은 선형성과 높은 효율특성은 동시에 만족되어지기 힘들다. 따라서 선형성과 효율을 동시에 만족시킬 수 있는 미래형 송신기 구조의 연구가 필요하다. 이 구조의 개발을 위해 포락선을 추가적으로 변조하는 것이 필요하고 이 변조를 위해 delta-sigma modulation(DSM) 기법이 주로 사용된다. 제안된 송신기 구조는 포락선 정보와 위상정보를 분리하고, 분리된 포락선 정보를 DSM을 이용해 디지털 신호의 형태로 전력증폭기를 on/off 시키는 것으로 사용함으로써 일정한 공급 전압으로 전력증폭기를 이용할 수 있는 장점이 있다. 제안된 송신기는 2-tone 신호의 시뮬레이션 결과를 통해 30 dBm의 출력에서 54.8%을 얻었으며, 효율과 선형성을 동시에 만족시켰다.
