Nowadays, data transmission becomes faster and more serialized. Data rate of serial interface is up to several Gbps. High-speed signal suffers from frequency dependent loss which is more severe on higher frequency, when high speed signal transmits on physical channel. Since suffered signal is distorted and causes inter-symbol interference (ISI), receiver cannot recover original data. Frequency dependent loss brings limitation in transmission speed and length of channel. To overcome these limits, several equalization methods are proposed.
Compensation loss at half-symbol frequency is typical index of equalizer. Higher compensation loss means not only higher data rate but also longer length of channel. For high loss channel, typical equalizer compensates channel loss in transmitter and receiver. However, it is a possible only in transceiver design. When scope of design is restricted within receiver, it is not enough for typical receiver equalizer to compensate all loss of channel.
This paper presents a two-stage receiver equalizer for over Gbps signaling on high loss channel. The two-stage equalizer employs second-order transconductance filter and 4-tap finite-duration impulse response (FIR) filter. Internal clock or phase locked loop (PLL) is not necessary to the proposed equalizer. The proposed equalizer is able to compensate high loss efficiently because the first stage boosts high frequency and the second stage attenuates low frequency. This paper also presents design methods for proposed equalizer and verification of performance of the proposed design by frequency domain and time domain simulations. Finally, the proposed equalizer has been implemented in 0.18-um CMOS technology.
최근 신호전송은 고속화, 직렬화 추세를 띄고 있고, 그 속도는 수 Gbps에서 수십 Gbps에 이르고 있다. 이러한 고속의 신호가 물리적인 채널을 통해 전달될 때, 고주파 성분일수록 더욱 심한 손실을 겪게 되는 주파수 의존 손실이 일어나게 된다. 주파수에 따라 다른 손실을 겪게 된 신호는 시간 영역에서 관찰할 때 파형이 일그러지게 되고 신호간 간섭(inter-symbol interference)을 일으키게 되므로 수신단에서는 이러한 신호를 원래의 신호로 복원할 수 없게 된다. 고속의 신호일수록 고주파 성분을 많이 포함하고 있으므로 신호의 전송이 고속화 될수록 신호가 겪는 주파수 의존 손실은 더욱 심해진다. 그러므로 이러한 주파수 의존 손실은 전송 속도와 채널의 길이를 제한하게 된다. 이러한 제한을 극복하기 위해 주파수 의존 손실을 보상하여 전체적인 신호 전달 특성을 주파수에 따라 일정하게 만드는 등화(equalization) 방법을 사용하고 있다. 주파수 의존 손실을 가지는 채널에 대해 그 반대의 특성을 가지는 회로를 연결함으로써 주파수에 따라 일정한 크기의 응답을 얻어 낸다. 이러한 역할을 하는 회로를 등화기(equalizer)라고 한다.
등화기가 보상할 수 있는 손실은 등화기의 성능을 표현할 수 있는 좋은 지표이다. 더 큰 손실을 보상할 수 있다는 것은 전송 속도를 높일 수 있다는 의미이며, 더 먼 곳까지 신호를 전송할 수 있다는 의미이다. 심한 손실을 가지는 채널에 대해 기존의 등화기는 송신단과 수신단에서 손실을 나누어 보상하는 형태를 취하고 있는데 이러한 방법은 송수신단을 모두 설계할 때 가능한 것이므로, 송신단이 고정되어 있을 때 채널의 모든 손실을 수신단에서 보상하기에는 충분치 못한 문제점이 있다. 그러므로 수신단에서 채널의 심한 손실을 보상할 수 있도록 등화기를 설계할 필요가 있다.
그래서 본 논문에서는 심한 손실을 가지는 채널에 대해 수신단에서 사용할 수 있는 등화기 구조를 제안하였다. 제안된 등화기는 두 단으로 구성되어 있으며 별도의 클럭이나 위상잠금장치(phase locked loop)가 필요하지 않다. 첫 번째 단에서는 고주파 성분을 증폭하고 두 번째 단에서는 저주파 부분을 감쇠시킴으로써 심한 손실을 효과적으로 보상할 수 있다. 이 등화기는 구현의 어려움을 극복하면서도 정확하고 빠르게 동작할 수 있도록 아날로그 회로로 설계되었다. 또한 제안한 등화기에 적합한 설계 방법을 제안하였고, 이러한 방법을 통해 설계된 등화기의 성능을 주파수 영역과 시간 영역 시뮬레이션을 통해 증명하였다. 마지막으로 제안한 구조를 칩의 형태로 구현하였다.
