In this thesis, a wide dynamic range CMOS Image Sensor (CIS) with in-pixel floating-node analog memory for pixel level integration time control is proposed. In the proposed sensor, each pixel employs different integration time based upon the amount of its previous frame illumination level. This enables each pixel to use its own well capacity efficiently, thereby resulting in a CIS with not only wide dynamic range but also high Signal-to-Noise Ratio (SNR). The proposed sensor architecture can be implemented without any significant additional hardware because we use a floating-node parasitic capacitor as an analog memory. It also eliminates random reset noise because true correlated double sampling (CDS) technique can be applied in the proposed operation method. Moreover, modified shared pixel structure has been developed to realize small size pixel for high resolution sensor.
A test chip showing the feasibility of the proposed sensor has been designed and fabricated in 0.18 um CMOS process. From the measurement results, the proposed sensor could extend the dynamic range by more than 42 dB. The limit of extended dynamic range is coming from the sensor resolution and shared pixel architecture. In principle, if the sensor resolution is higher, wider dynamic range can be achieved. As far as we know, this is the first work on the use of pixel-node parasitic capacitor as an analog memory for the extension of dynamic range.
We believe that the proposed sensor can be applied to various applications successfully because it enlarges the dynamic range efficiently without significant additional hardware and sacrificing any other CIS characteristics unlike the previous works. Moreover, the usage of a floating-node parasitic capacitor as an analog memory can be used effectively in the functional sensor such as motion and multi-resolution sensor As such, it is expected that a floating-node parasitic capacitor as an analog memory could find a variety of new imaging applications in the future.
본 연구에서는 픽셀 별 광 누적 시간 조절기법을 위한 픽셀 아날로그 메모리를 내장한 넓은 다이내믹 레인지 씨모스 이미지 센서를 제안하였다. 제안하는 센서의 각각의 픽셀은 이전 프레임의 밝기 정보를 이용하여 현재 프레임의 적절한 광 누적 시간을 결정하고 조절한다. 이와 같은 동작으로 픽셀은 자신의 포토 전하 용량을 효율적으로 사용하게 되어 다이내믹 레인지의 증가뿐 아니라 양질의 이미지를 제공할 수 있게 된다. 제안하는 센서의 구조는 기존의 방법들과는 달리 플로팅 노드의 기생 커패시터를 아날로그 메모리로 사용하기 때문에 부가적인 하드웨어의 부담 없이 구현할 수 있다. 그리고 제안하는 동작 방법을 이용하면 true CDS 기법을 적용할 수 있기 때문에 랜덤 리셋 노이즈 제거가 가능하여 특히 어두운 환경하에서 양질의 이미지를 제공할 수 있다. 또한 본 연구에서 제안하는 센서는 고해상도 센서에 적용 할 수 있는 작은 크기의 변형된 공유 픽셀을 사용하였다.
제안하는 센서의 실현가능성을 보기 위해 테스트 센서를 설계 제작하였다. 측정결과로부터 테스트 센서의 다이내믹 레인지가 42dB만큼 향상된 것을 확인 할 수 있었다. 확장 다이내믹 레인지의 크기는 센서의 해상도와 공유 픽셀 구조에 의해 제약을 받기 때문에 좀 더 큰 해상도의 센서에 제안하는 구조를 적용한다면 더 큰 크기의 다이내믹 레인지를 얻을 수 있다. 플로팅 노드 기생 커패시터를 아날로그 메모리로 이용하여 다이내믹 레인지를 확장한 연구는 이전에 발표된 적이 없는 최초로 수행된 것이다.
제안하는 센서는 기존의 연구들과 달리 큰 추가적인 하드웨어 부담 없이 그리고 다른 이미지 센서의 특성의 손해 없이 다이내믹 레인지를 성공적으로 확장할 수 있기 때문에 여러 응용분야에 효과적으로 적용할 수 있으리라 생각된다. 또한 플로팅 노드 기생 커패시터를 아날로그 메모리로 사용한 것은 움직임 센서나 다중해상도 센서와 같은 기능 센서들에도 적용되어 하드웨어의 부담 없이 여러 기능을 구현할 수 있도록 할 수 있다. 더 나아가 새로운 기능의 이미지 센서 개발을 가능하게 하여 좀 더 다양한 응용분야를 창출할 수 있으리라 기대된다.
