Recently, due to the launch of digital broadcasting service, the demand of Flat Panel Display (FPD) is sharply rising. Among them, PDP is expected to be one of the most promising digital displays of next generation because of its large screen size, high resolution, thinness and board field of view. The PDP power module is mainly divided into Power Factor Correction (PFC) stage and Sustaining Power Stage. Especially, Sustaining Power Stage supplies power to PDP driver and various power stages so that the sustaining operation is mainly responsible for the overall system efficiency and size. Meanwhile, the PDP uses ADS (Address Display-period Separation) scheme which divide one subfield into address and sustaining period to express the gradation of images. For the output of sustaining power module is mostly used for sustaining period. Therefore, it is told that the sustaining power module's load can be considered as a pulsating load. Due to this load condition, if the ZVS range of the power module is not guaranteed, the hard switching causes large amount of switching loss and serious thermal problem.
In this paper, a high efficiency power conversion circuit for 60" PDP Sustain Power Module which achieves wide ZVS range with the help of additional ZVS tank is proposed. And the operations of the converter are analyzed applying various gate signals. To confirm the properties of the proposed converter, an experiment is completed using a high power prototype (about 900W). As the result, more than 92% of high efficiency is obtained at 10% load condition, and ZVS is achieved from full load to 10% load variation.
최근 디지털 방송이 시작됨에 따라, 평판 디스플레이의 수요가 급격히 증가하고 있는 추세이다. 특히 PDP의 경우, 큰 화면 크기와 높은 해상도, 가벼운 무게 그리고 넓은 시야각 등의 장점을 가지고 있기 때문에 차세대 디스플레이 매체로써 각광을 받고 있다. 이러한 PDP를 구동하기 위한 PDP power module은 크게 역률 개선을 위한 PFC 단과 유지 전원단으로 이루어져 있다. 특히, 유지 전원단은 PDP에 여러 가지 전원을 공급하기 때문에 전체 PDP 시스템의 크기나 효율에 큰 영향을 미친다.
PDP는 계조를 표현하기위해서 ADS(Address Display-period Separation) 방식을 채택하고 있다. ADS 방식이란 PDP를 발광시키는데 있어서 Address 구간과 Sustain 구간을 나누어서 구동하는 방법이다. PDP 유지 전원단의 출력은 주로 sustain 구간 동안에만 사용되기 때문에 sustain 단의 출력에서 보면 Light load와 Full load를 계속해서 반복하는 Pulsating 부하로 생각할 수 있다. 이러한 부하 조건 때문에, 만약 유지 전원단의 스위치들이 hard switching을 하게 된다면 switching loss로 인한 심각한 열이 발생하게 되고 이는 효율을 낮추는 주된 원인이 된다.
따라서 본 논문에서는 기존에 제안된 PDP 유지 전원단 회로들의 장점과 단점을 분석하며, 이를 토대로 효과적으로 넒은 영역의 ZVS를 보장하면서 고전압 대용량의 응용분야인 60"용 PDP power module에 적합한 유지 전원단 회로를 제안한다. 제안된 60"용 PDP 유지 전원단 회로는 입력 측으로 두 단의 하프브리지 단을 병렬로 연결하여 사용하고 rectifier로는 하나의 capacitor를 가지는 두 개의 Voltage Doubler cell을 두 단 병렬로 연결하여 사용한다. 그리고 inductor와 capacitor로 구성된 부가적인 회로를 추가하여 ZVS를 돕도록 하였다. 제안된 회로의ZVS tank전류는 각 스위치에 인가되는 구동 신호에 따라 여러 가지로 나타날 수 있다. 따라서 3가지의 구동 방법을 적용하여 제안된 회로를 구동시켜 보았고 각각의 구동 방법에 따라 ZVS 조건과 입출력 관계식, 그리고 10% 부하조건에서도 ZVS 될 수 있는 ZVS tank의 inductor 값을 계산하여 로드에 따른 ZVS tank전류의 최대치를 구하였다. 이를 통해 3번째 구동방법의 경우, ZVS 전류 파형이 사각형에 가깝고 full load에서의 전류의 최대치가 가장 컸기 때문에 효율이 가장 낮을 것이라는 것을 예상할 수 있었다. 반면 2번째 방법은 삼각형의 전류 파형을 가지며 full load에서의 전류 최대치가 3번째 방법에 비해서 반 정도밖에 되지 않을 정도로 가장 작은 값을 보였으므로 가장 높은 효율을 예상할 수 있었다.
또한 제안된 유지 전원단 회로의 성능을 증명하기 위해서 900W 급의 prototype을 제작하여 실험 하여 보았다. 그 결과, 기존의 컨버터의 경우 light load로 갈수록 ZVS가 이루어지지 않았기 때문에 낮은 효율을 보이지만, 제안된 회로의 경우 92% 이상의 높은 효율을 보임을 확인할 수 있었다.
최종적으로 제안된 회로에 대한 개선방안들을 제시 하였다. 첫 번째로, 제안된 회로의 경우 1차 측과 2차 측에 고가의 film capacitor들이 많이 사용되어 있기 때문에 병렬로 사용된 2개의 capacitor들을 하나로 합쳐서 소자의 개수를 줄이는 방법이 제시 되었다. 두 번째로, 주파수를 올리는 방안이 제시 되었다. 제안된 회로의 경우, 10%의 부하에서까지 ZVS가 가능하기 때문에 주파수를 높이더라도 hard switching을 하는 기존의 회로들에 비해서 뛰어난 성능을 가질 수 있기 때문이다. 실험 결과 기존의 60 kHz에서 동작시켰던 제안된 컨버터에 비해 주파수를 200 kHz까지 올려 실험한 결과, size와 cost면에서 큰 감소가 있음을 확인할 수 있었다. 그리고 기존의 컨버터들과 비교해 보았을 때, 낮은 부하조건으로 갈수록, 주파수를 낮춤으로써 증가하는 switching loss로 인한 효율의 감소폭이 월등히 작아짐을 확인할 수 있었다. 따라서 제안된 컨버터는 10%~full load에 달하는 넓은 ZVS영역을 보장할 수 있으며 10% 부하조건에서 92% 이상의 높은 효율을 얻을 수 있다. 그리고 고주파로 구동시켰을 때 소자의 크기 및 제작비용의 감소 효과가 있으며 기존의 회로보다 효율 면에서 유리하기 때문에 고주파에서 동작시키는데 적합하다. 따라서 60“용이나 그보다 큰 대 화면용 PDP의 유지 전원단 회로로 널리 쓰일 수 있을 것이라고 기대된다.
