Recently, low data-rate, low power, and low cost wireless communication with higher density of tiny nodes is emerging for ubiquitous networking. In 2003, IEEE802.15.4 finished the standardization process for distributed sensor network applications such as home automation and industrial control.
In this thesis the development of a 2.4GHz CMOS radio transceiver is reported, which is compliant with the preliminary I EEE802.15.4 standard. For extremely low cost, radio system is designed with high level of monolithic integration and then system packaging directly on printed circuit board (PCB) using chip-on-board (COB) technology. And the power consumption is minimized with appropriate architecture and various design techniques. Especially, the linearity/power optimization is more focusing than the sensitivity in ISM band with many interferers. The maximum utilization of modern CMOS digital technology provides programmability, digital trimming capability. This IC is fabricated using 0.18um RF CMOS process and can handle 250kbps data with the power consumption of 21mW and 30mW in receive and transmit mode, respectively.
The alternate version of a WPAN transceiver is also designed, which is fully compliant with the final 1EEE802.15.4 standard. The transceiver adopts dual conversion architecture and mismatch calibration algorithm. For this calibration, both RF technique and digital signal processing are used concurrently, which leads to an effective calibration of phase and gain mismatch in a whole transceiver. To remove the phase mismatch, two dimensional search is done considering phase delay difference as well as phase mismatch. The small imbalance can be easily notified by amplification and calibrated using the proposed phase control techniques in a quadrature generator and LO buffers. After phase mismatch calibration, gain mismatch could be simply calibrated through the separate gain control of VGAs in the linear gain region.
The transceiver IC compliant with the final IEEE 802.15.4 standards is also fabricated u sing 0.18um, RF CMOS process, which consumes 2.4mm x 2.4mm die area. The proposed calibration algorithm and circuit techniques are examined and they are verified with the simulation and measurement results.
유비쿼터스 네트워킹을 위한 근거리 무선 통신용 송수신기는 배터리를 1년 이상 쓸 수 있을 정도로 전력 소모가 적고, 많은 숫자의 송수신기가 곳곳마다 사용되기 위하여 크기가 작아야 할 뿐 아니라, 가격 또한 싸야 하는 조건이 요구된다. 가정과 산업체에서 제어 등의 용도로 이러한 송수신기의 수요가 늘어남에 따라 2000년부터 근거리, 저속 데이터 통신에 대한 표준화 작업이 시작되어 2003년 IEEE 802.15.4로 지정되었다.
본 학위 논문에서는 2.4GHz 주파수 대역에서 LR-WPAN 송수신기를 CMOS 공정으로 연구, 개발한 내용을 다룬다. 저가격의 실현을 위해 3.5mm x 2.5mm의 면적 안에 송신부와 수신부, 주파수 합성기를 모두 집적하였으며, Chip-on-Board (COB) 기술을 이용하여 칩을 PCB에 부착함으로써 패키지 가격을 최소화하였다. 전력 소모는 구조적인 연구와 다양한 회로설계 기법을 통해 최소화하였으며, 특히 간섭신호가 많은 2.4GHz ISM 대역에서 감도보다는 전력소모 대비 선형성을 최적화하는데 노력하였다. 또한 CMOS 디지털 공정 기술을 활용하여 프로그래밍 기능을 갖고 송수신기가 디지털적으로 보정이 가능하도록 하였다. 송수신기는 CMOS 0.18um 공정을 통해 집적화 되었으며, 송수신시 각각 21mW와 30mW의 전력만으로 250kbps의 데이터 전송이 가능하게 하였다. 이는 IEEE 802.15.4의 예비 표준안을 만족시킨 세계 최초의 LR-WPAN 송수신기로서 저전력, 근거리 무선 통신의 새로운 가능성을 제시하였다.
이후 최종 IEEE 802.15.4 표준이 정해지면서 이를 만족시키는 WPAN 송수신기 또한 CMOS 0.18um 공정을 이용하여 추가적으로 설계되었으며, 직접 변환 구조의 단점을 보완한 이중 변환 구조 (dual conversion architecture)를 채택하고, 직교신호간의 부정합을 보정할 수 있는 알고리즘을 개발, 적용하였다. 제안된 알고리즘은 추가적인 회로 없이 송수신기 회로를 그대로 활용하여 위상과 이득의 부정합을 보정하게 되며, 부정합 보정을 위한 신호를 보내고, 이를 받아서 처리하는 것이 모두 기저대역에서의 간단한 신호처리만으로 이루어지므로 저전력 송수신기에 적용하기 적합한 특성을 갖고 있다.
이 때 위상 부정합을 먼저 보정하게 되는데, 작은 크기의 부정합 신호를 가변이득 증폭기를 통해 증폭시키고, 직교 위상 신호 발생기와 국부발진기용 버퍼에서의 제안된 회로 설계 기법을 통해 이를 보정함으로써 송수신기의 성능을 향상시킬 수 있다. 이득 부정합의 경우 가변이득 증폭기가 선형 이득을 갖는 구간에서 수신기의 이득값을 조절해 가며 송신기의 부정합을 찾을 수 있고, 이를 통해 송신기의 이득 부정합을 먼저 보정하게 된다. 이후 수신기의 이득 부정합은 송신기에 비해 상대적으로 간단하게 보정할 수 있다. 이러한 부정합 보정 방법과 이를 위한 회로 설계 기법이 새로이 제안되었으며, 간단한 수식과 모의실험 결과, 그리고 설계한 WPAN 송수신기를 이용하여 실제 측정함으로써 그 실효성을 증명하였다.
설계된 저전력 WPAN 송수신기와, 이러한 응용에 적합한 부정합 보정 알고리즘은 시스템적인 고려와 회로적인 고려를 동시에 해 줌으로써 기존의 기술을 개선, 극복하여 최적의 성능을 얻을 수 있음을 보여 주었다.
