This thesis addresses four important synthesis problems with an objective of minimizing power consumption in system-on-chip (SoC) design. (1) Scheduling and binding problem for power minimization: We solve the problem efficiently by formulating it into the problem of finding a maximum flow of minimum cost in a network; (2) Interconnect synthesis problem with the consideration of coupled transition activity: We solve the problem by simultaneously formulating and solving the following two issues in an integrated fashion: binding data transfers to buses and determining a (physical) order of lines in each bus; (3) Bus encoding with crosstalk delay elimination problem: We solve the problem by analyzing, formulating, and solving the problem of minimizing a weighted sum of the self transition and cross-coupled transition activities on bus; (4) Memory optimization problem for energy minimization: We minimize the energy consumption by scheduling memory accesses and binding memories simultaneously, so that the use of standby mode in memories are maximized. A set of extensive experimental data is provided to confirm the effectiveness of the proposed approaches.
이 학위논문은 시스템-온-칩 설계에서 전력 소모를 최소화하기 위한 네 가지 중요한 합성 문제를 다룬다.
(1) 저전력을 위한 스케줄링/바인딩 문제: 우리는 이 문제를 네트워크에서 최대흐름-최소비용 흐름을 찾는 문제로 공식화 하여 효율적으로 해결하였다.
(2) 상호 천이 활동을 고려한 상호 연결 합성 문제: 이 문제는 버스에의 데이타 전송 바인딩과 각 버스 라인의 (물리적) 순서 결정 이라는 두 가지의 문제를 혼합한 문제로 공식화하여 해결하였다.
(3) 크로스톡 지연이 제거된 버스 인코딩 문제: 이 문제는 버스의 자체 천이와 상호 천이 활동의 가중합을 최소화 하는 문제로 공식화하여 해결하였다.
(4) 저전력을 위한 메모리 최적화 문제: 우리는 메모리 접근 스케줄링과 메모리 바인딩을 동시에 수행하여서 메모리에서 전력을 적게 소모하는 대기 상태를 최대한 활용하여 메모리에서의 전력소모를 최적화 하였다. 각 문제에 대해 여러 실험결과를 통하여 제안한 방법들의 효과를 보여준다.
