A MOSFET structure with non-overlapped source/drain to gate region is proposed to overcome the challenges in sub-50 nm CMOS device. Key device characteristics were investigated by extensive simulation study. Fringing gate electric field through the dielectric spacer induces inversion layer in the non-overlap region to act as extended S/D region. Electrons were induced reasonably under the spacer. Internal physics and speed characteristics were studied with the non-overlap distance. RF characteristics and small signal model parameters are studied with non-overlap structure with metallurgical gate length of 40 nm. The proposed structure showed good subthreshold slope and DIBL characteristics compared to those of overlapped structure.
반도체 산업의 발전과 함께 MOSFET 소자의 크기의 초소형화가 진행중이다. 그러나 단 채널 소자의 경우는 단 채널 효과(short channel effect)와 높은 비동작영역 전류(off-current)로 인해 좋은 동작특성을 얻기가 힘들다. 이러한 효과를 극복할 수 있는 방법으로 게이트와 소스/드레인 영역이 non-overlap된 구조를 제안하였다. 소자의 동작영역에서는 고유전체의 스페이서에 의해 반전층이 non-overlap영역에 형성되어 소스/드레인 확장 영역으로 동작하고, 비동작영역에서는 반전층이 형성되지 않기 때문에 동작영역보다 긴 유효 게이트 길이를 가지게 된다. 이를 통해 단 채널 효과와 비동작 영역 전류값을 줄일 수 있었다.
소자의 동작 특성을 평가하기 위해 소자 내에서 일어날 수 있는 다양한 물리적 현상을 살펴보고 각각의 물리적 현상에 적합한 모델을 선택하여 공정 및 소자 시뮬레이션을 수행하였다.
Non-overlap 구조의 소자 성능을 개선할 수 있는 방법과 소자의 게이트 지연시간과 고주파 특성을 최적화 할 수 있는 방법을 알아보고, 제안된 소자와 기존의 소자특성을 비교하여 Non-overlap 구조의 장점과 단점에 대해서 알아보았다. 이러한 연구를 통하여 제안된 구조가 physical gate length 30 nm 이하급 소자에 적합함을 보였다.
