본 논문에서는 낮은 data rate를 가지며 저전력 특성을 필요로 하는application을 위한 270MHz 대역의 주파수 합성기/ 직접 FSK 변조기를 설계하고 구현하였다.
저전력 소모를 위하여 physical layer측면에서는 다음과 같은 사항을 고려하였다. 첫째, frequency divider의 회로구조를 최적화함으로써 전류소모를 줄인다. 둘째, 전류 재사용(current re-using)방법을 사용함으로써 전류소모를 줄인다. 셋째, 셀프 DC 바이어스의 방법을 사용하여 버퍼사용을 피함으로써 전류소모를 줄인다.
Network layer측면에서 저전력소모를 위해서는, application의 특성상 빠른startup time이 중요하게 되고 따라서 큰 loop bandwidth가 필요하게 된다. 또한 큰 loop bandwidth를 가져야만 높은 data rate에서 좋은 FSK 변조기의 특성을 얻을 수 있다. 큰 loop bandwidth를 얻기 위해서 DSM(Delta-Sigma Modulator)을 noise측면에서 최적화하였고, mismatch 특성이 좋은 CP(charge pump)를 설계하였다.
이와 같이 설계하여 구현된 prototype은 500kHz의 loop bandwidth를 가지며, 4.9mW의 전력을 소모하였다. Locking-time은 약 7$\mu$sec였으며 in-band noise는 10kHz offset에서 -104dBc/Hz였다. 또한 FSK 변조기로서는 이상적인 변조기에 대해서 $10^{-3}$ BER(Bit Error Rate)에서 1.1dB의 열화만을 가지는 것으로 확인되었다.