Systems are moving fast toward chip-level implementations that can be modeled as a heterogeneous network of communicating chip-level components, which we call a heterogeneous chip area network (HCAN). As the complexity and time-to-market pressure of systems increase, new design methods are required.
In this dissertation, we propose interface synthesis methods for a heterogeneous chip area network. Since the input to our methods is interface specification of components, we proposed a new formal model of interface that abstracts well the characteristics of a component protocol. Using the input specifications, communication channels must be constructed for every matched pair of communicating atomic protocols. The interface architecture for those communication channels is determined to support fast communication among components. If two communicating protocols are incompatible, a converter must be provided. Although many protocols in use are nonblocking protocols or blocking protocols whose blocking period is limited, previous studies required both the input protocols to their protocol converter must be blocking protocols with a unlimited blocking period. Our protocol conversion supports nonblocking protocols and blocking protocols with a limited blocking period. The result widens the application of protocol converters. The proposed methods enable us to compose a complex system with existing components without modifying the interface of those components, thereby enhance the productivity of designing complex heterogeneous chip area networks.
For interface implementation, recently low power interface is much concerned. We propose a mesochronous bus, whose bus lines have non-overlapping bus transitions
in every clock cycle, to reduce the peak I/O power dissipation. Its experimental results with 0.18μm libraries outperform the results of previous work for a wide range of bus frequencies. We also present a method to reduce power dissipation in a converter by exploiting the fact that a component protocol consists of several atomic protocols and only one of them can be actively working at a certain time. Since most of the converter circuits are the dual protocols of input protocols, active modules can be separated from inactive modules on the fly if the duals of those sub-protocols are implemented in separate modules. The power reduction can be achieved by dynamically suppressing the clock supply to inactive modules. Our experimental results show that the method provides significant savings in power consumption between 18.4% and 92.1% with 5.3% area overhead. Thus, our methods not only provide interface synthesis but also add a high quality low power feature to the synthesized interface.
복잡한 시스템은 항상 서로 통신하는 하위 시스템의 네트워크와 같다. 회로의 집적도가 증가함에 따라 하나의 칩에 시스템을 구현하는 경향이 두드러지고 있는데 이러한 시스템은 서로 통신하는 칩 수준의 컴포넌트들로 이루어지는 이종 네트워크와 같다. 시스템의 복잡도가 높아지고, 시장진입시간의 압력이 증가함에 따라 새로운 설계 방법에 대한 요구가 커지고 있다.
이 논문에서는 칩 수준의 이종 네트워크를 위한 인터페이스 합성 방법을 제안한다. 이를 위하여 칩간 통신 프로토콜의 특성을 잘 반영하는 새로운 정형적 모델을 정의하고 이를 기반으로 컴포넌트들의 인터페이스를 명세할 수 있도록 하였다. 주어진 명세로 부터 추출되는 컴포넌트들의 통신 특성에 대한 정보를 이용하여, 서로 통신해야 하는 모든 컴포넌트들간에 통신 채널을 구현하고, 그 컴포넌트들간의 인터페이스 아키텍쳐를 합성할 수 있도록 하였다. 또한 서로 다른 프로토콜을 사용하는 컴포넌트간에는 프로토콜 변환기를 배치하도록 하였다. 특히 이 논문에서는 기존의 연구에서 더 나아가 비동기 통신프로토콜들을 위한 프로토콜 변환기를 합성하기 위한 방법을 제안하였으며 이를 통해 프로토콜 변환의 적용범위를 넓히고 합성 가능한 칩간 네트워크의 범위를 넓혔다. 이와 같이 제안된 방법들은 기존의 칩 수준 컴포넌트들의 인터페이스를 변경하지 않고 그대로 재사용하여 복잡한 시스템을 구성할 수 있도록 해주는 것으로서 설계의 생산성을 높여주게 된다.
구현의 측면에서 저전력 인터페이스의 합성을 위하여, 메소크로너스버스를 제안하였으며 이것은 대표적인 컴포넌트간 통신 방법이자 대개의 경우 전체 전력소모의 상당부분을 차지하는 버스의 구현에서 최대 전력 소모를 줄일 수 있게 해준다. 또한 칩간 통신 프로토콜의 특성상 어느 한 순간에는 세부 프로토콜들 중의 한 프로토콜만이 활성화됨을 이용하여 프로토콜 변환기의 전력 소모를 줄이는 방법을 함께 제시하였다. 제안된 방법들은 인터페이스의 기능적인 구현뿐만아니라, 저전력 특성과 같은 고품질 특성을 가지는 인터페이스를 구현할 수 있도록 하였다.
