Low-Power Embedded 3D Graphics Rendering Engine (E3GRE) for mobile applications is designed and implemented using 0.18㎛ Embedded Memory Logic technology as a part of the RamP-II PDA chip. The E3GRE can draw 2.22Mpolygon/sec at 20MHz, which means 71Mpixel/sec fill rate, by utilizing the wide-bus of the embedded Frame-Buffer based on the Virtually Spanning 2D Array (ViSTA) architecture. The memory interface circuit, which is optimized for Read-Modify-Write data transaction, dynamically reconfigures 640bit Pixel Processor bus to 2048bit memory bus at every cycle controlling 12 x 512Kb SDRAM-compatible macros independently. These DRAM macros compose 6Mb Frame-Buffer with Selective and Alternative Line-Block Activation (SALBA) memory mapping which shows 3.2Gbyte/sec memory bandwidth at 20MHz. Partial Wordline Activation (PWA), Selective Macro Activation (SMA), and Partial I/O Activation (PIA) reduce the power consumption of the embedded DRAM macros. With the help of ViSTA architecture and SALBA memory mapping, the clock speed of E3GRE core can be lowered to reduce its power consumption. It runs at a quarter frequency of the system clock, i.e. at 20MHz. The embedded frame-buffer is synchronously accessed with 100MHz clock and internal clock circuit generates and synchronizes all clocks with the DLL and the clock multiplier. The E3GRE features Gouraud shading, alpha-blending for transparency, 16bit depth-comparison, double-buffering for flicker-free animation, and video transfer. The internal Serial Access Memory (SAM), which consists of 1.5Kb SRAM, directly transfers 24bit true-color RGB video data to display device such as an LCD covering 256 x 256 screen size. The E3GRE, which has 190,231 logic transistors, 6Mb DRAM and 1.5Kb SRAM, is designed with full-custom method to minimize its power and area using 0.18㎛ Hyundai CMOS EML process with 3-poly 6-metal layers. A 1.5V power supply is used in the logic core and 2.5V is used in the memory. The E3GRE shows 122mW power consumption and $24mm^2$ area including the E3GRE core, clock generator, and the embedded DRAM and SRAM.
휴대용 기기를 위한 저전력 내장형 3차원 그래픽 가속기 (Embedded 3D Graphics Rendering Engine : E3GRE)가 0.18㎛ Embedded Memory Logic Technology를 이용하여 설계되고 PDA칩 내부에 구현되었다. E3GRE는 ViSTA구조를 바탕으로Embedded 프레임버퍼의 넓은 대역폭을 활용함으로써20MHz에서 2.22Mpolygons/sec의 속도로 폴리곤을 렌더링할 수 있으며, 이 수치는 71Mpixels/sec에 해당한다. Read-Modify-Write에 최적화된 메모리 인터페이스 회로는 12개의 512Kb SDRAM-compatible macro를 컨트롤하며 640비트의 픽셀프로세서 버스와 2048비트의 메모리 버스를 매 싸이클마다 동적으로 연결한다. DRAM 매크로는 SALBA 메모리 매핑으로 6Mb의 프레임버퍼를 구성하여 20MHz에서 3.2GByte/sec의 대역폭을 제공한다. Selective Macro Activation, Partial Wordline Activation, Partial I/O Activation 방법들은 embedded DRAM 매크로의 전력소모를 줄여준다. ViSTA구조와 SALBA 메모리 매핑으로, E3GRE는 전력을 낮추기 위해 시스템 주파수의 25%인 20MHz로 동작한다. Embedded 프레임버퍼는 100MHz로 동작하며, E3GRE의 내장 클록회로는 DLL과 Clock Multiplier를 이용하여 여러 클록을 발생하고, 그들을 동기시킨다. E3GRE는 Gouraud Shading, 투명한 물체를 나타내기 위한 Alpha-Blending, 16bit Z-comparison, 깜빡임이 없는 애니메이션을 위한 Double-Buffering의 기능을 하며, 1.5Kb SRAM으로 구성된 Serial Access Memory를 이용하여 256x256크기의 LCD화면에 24bit 총천연색 컬러를 출력할 수 있다. E3GRE는 190,231개의 로직 트랜지스터, 6Mb DRAM, 그리고 1.5Kb SRAM으로 구성되었으며, 모든 설계는 면적과 전력소모를 최소화 하기 위해 full-custom으로 진행되어 0.18㎛ 현대 CMOS EML process technology로 구현되었다. 로직에는 1.5V가 사용되었으며, 메모리에는 2.5V가 사용되었다. E3GRE는 E3GRE core, 클록발생기, 그리고 내장 DRAM, SRAM 을 모두 포함하여 122mW의 전력소모를 하며, $24mm^2$의 면적을 차지한다.
