서지주요정보
Design of a 20-nm MOSFET with floating side gates = 부유 보조 게이트를 가지는 20 nm MOSFET의 설계
서명 / 저자 Design of a 20-nm MOSFET with floating side gates = 부유 보조 게이트를 가지는 20 nm MOSFET의 설계 / Sung-il Chang.
발행사항 [대전 : 한국과학기술원, 2001].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8011942

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 01083

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

A new MOSFET structure, which has $n^{+}$ poly-silicon floating side gates and main gate with mid-gap work function, is proposed. Inversion layer is easily induced below the floating side gates due to the low doping concentration and acts as extended source/drain regions. By applying indium halo doping, short-channel effect is suppressed while keeping relatively low channel doping concentration which leads to higher channel mobility and lower threshold voltage fluctuation due to random dopant. Device design is successfully done down to 20-nm regime by extensive simulation and excellent device characteristics are obtained. And the application of the proposed structure is presented.

본 논문에서는 $N^{+}$ 폴리실리콘 부유 보조 게이트와 mid-gap 일함수를 가지는 주게이트로 구성된 새로운 구조의 20 nm 급 MOSFET이 제안되었다. 낮은 채널 영역의 도핑 농도 덕분에 주게이트에 낮은 전압이 가해지는 경우에도 부유 보조 게이트 아래 영역에 반전층이 형성되어 소스/드레인 확장 영역으로써 동작한다. 할로 이온 주입을 통해 단채널 효과를 감소시키고 낮은 채널 도핑 농도를 유지하여 높은 채널 전자 이동도 및 낮은 랜덤 도펀트에 의한 문턱 전압 변화를 얻을 수 있었다. 동작 특성을 평가하기 위해 소자 내에서 일어날 수 있는 다양한 물리적 현상을 살펴보고 각각의 물리적 현상에 대한 적합한 모델을 선택하여 공정 및 소자 시뮬레이션을 수행하여 20 nm 영역에서도 우수한 동작 특성을 보이는 MOSFET 소자를 설계하였다. 마지막으로 제안된 구조에 약간의 변형을 가함으로써 DRAM의 셀 트랜지스터로 응용할 수 있는 구조를 제안하여 동작 특성을 확인하였다.

서지기타정보

서지기타정보
청구기호 {MEE 01083
형태사항 ii, 60 p. : 삽화 ; 26 cm
언어 영어
일반주기 Appendix : Script for simulations
저자명의 한글표기 : 장성일
지도교수의 영문표기 : Hyung-Cheol Shin
지도교수의 한글표기 : 신형철
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Reference : p. 48-50
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서