Area, power, and speed are major factors in implementing digital filters. In the case of fixed-coefficient filters, common subexpression sharing has an important role in reducing the area and power and has been studied by Bull and Horrocks, Dempster, Hartley, Potkonjak, and so on. In this paper, we find misses of the previous methods and propose two modified algorithms. One is to reduce area and the other is to increase speed. To reduce area, we consider minimal signed digit representation(MSD) as well as canonical signed digit representation(CSD) and the loss in the middle of algorithm as well as the profit. The number of adders is reduced by about 3\%. To increase speed and meet a given speed specification, we use the tree reduction method and the limited-selection method. The number of adder stages required to produce coefficients is reduced to about half with overhead less than 15\%. In order to generate digital filters automatically, we make a filter HDL code generator. This generator takes information about the structure of filters and generate HDL code considering the structure for carry-save adder(CSA).
다른 디지털 회로와 마찬가지로 디지털 필터를 설계할 때에도 면적, 전력, 속도 등이 중요하다. 필터를 구성하는 여러 소자들 가운데 필터의 입력과 각 계수를 곱하는 곱셈기들은 면적 및 전력을 많이 소모하고 연산 시간이 길기 때문에 이를 줄이기 위한 노력이 있어 왔다. 적응형 필터와 같이 필터의 계수가 변하는 경우도 있으나, 오디오, 방송, 통신 등에서 계수가 고정된 필터가 많이 사용된다. 필터의 계수가 고정될 경우 하나의 곱셈기를 여러 개의 덧셈기와 쉬프터로 분해해서 그 중 필요 없는 것들을 제거할 수 있다. 이러한 방법들 중에 많이 연구되어 온 것이 계수들의 하위식들에서 공유할 수 있는 것들을 찾아 이로부터, 곱셈에서의 부분합들을 서로 공유하는 것이다. 이를 위한 많은 알고리즘이 제안되어 왔으며 이 논문에서는 이 알고리즘들을 두 가지 관점에서 수정하였다. 하나는 지금까지 많이 이용된 관점으로써 필터를 구성하기 위해 필요한 덧셈기의 개수를 줄이는 것이고, 다른 하나는 지금까지 고려되지 않았던 관점으로써 필터의 덧셈기단의 수를 줄이는 것이다. 덧셈기의 개수를 줄이기 위해 기존의 CSD(Canonical Signed Digit)만을 이용하는 방식에서 MSD(Minimal Signed Digit)까지 이용할 수 있는 방식을 제안하였으며, 이익과 손실을 함께 생각할 수 있는 게임이론을 도입하였다. 필터의 덧셈기단의 수를 줄이기 위해 트리 방식을 이용하였으며 필터를 설계할 때에 덧셈기단의 수를 제한하여서 원하는 속도의 필터를 설계하는 방식을 제안하였다. 덧셈기의 개수를 줄이는 제안된 알고리즘을 사용하여서 기존에 비해 1개에서 2개의 덧셈기를 줄일 수 있었다. 덧셈기단의 수를 제한하는 알고리즘에 의해 하드웨어가 15\%정도만 증가하면서 덧셈기단의 수는 반으로 줄일 수 있었다. 마지막으로 필터의 최적화와 구현을 통합하고 자동화하기 위해 HDL Code 생성기를 제작하였다.
