This thesis describes hardware structure of low power programmable FIR filters which are efficient to digital downconversion in IF frequency. Partial Sum Reusing FIR Filter which reduce processing power FIR filtering is newly proposed. This FIR filter has advantage of processing power than general FIR filter about 33%. Also, this filter is able to update filter coefficient. Low power programmable decimation filter with cascade halfband decimation filter structure is implemented and it’s performance is analyzed.
본 논문에서는 IF대역에서 디지털 downconversion에 적합한 저전력 프로그래머블 FIR필터의 구조에대해 설명한다. 연산량을 줄일 수 있는 부분합 재사용 FIR필터를 제안한다. 이 FIR필터는 연산량을 기존 FIR필터에 비해 33%의 이익이 있다. 또한, 이 필터는 필터의 계수를 update시킬 수 있다. Cascade halfband decimation filter 구조를 가지는 저전력 프로그래머블 decimation filter를 구현하였고 성능을 분석하였다.
