Future public backbone ATM switches may require 1 Tb/s switching capacity. However, most ATM switches currently developed have a limited switching capacity due to their architectural limitations. Large-scale switches need to have modular, multistage architectures to overcome physical limitations on the circuit compleixty and the number of I/O pins of an LSI chip or a PBA. Utilizing a general modular switch architecture can increase the switching capacity even by using conventional small ATM switches.
In this dissertation, we propose a general expansion architecture which can be used in building large-scale switches using any type of ATM switch. The proposed Universal Multistage Interconnection Network (UniMIN) switch is comprised of a buffered distribution network (DN) and a column of output switch modules (OSMs) which can be any type of ATM switch. ATM cells are routed to their destination using a two-level routing strategy. The DN provides each incoming cell with a self-routing path to the destined OSM, which is the switch module containing the destination output port. Further routing to the destined output port is performed by the destination OSM. Use of a channel grouping technique yields excellent delay/throughput performance in the DN, and the virtual FIFO concept is used for implementing the output buffers of the distribution module without internal speed-up. We also propose a "fair virtual FIFO" to provide fairness between input links while preserving cell sequence. The DN is comprised of a single type of distribution module which has the same size as the OSM, regardless of the overall switch size N. This gives good modular scalability in the UniMIN switch. Performance analysis for uniform traffic and hot-spot traffic shows that a negligible delay and cell loss ratio in the DN can be achieved with a small buffer size, and that DN yields robust performance even with hot-spot traffic. In addition, a fairness property of the proposed "fair virtual FIFO" is shown by a simulation study.
Next, we propose the multicast UniMIN switch which is one of general expansion architectures for large-scale multicast ATM switches. The multicast UniMIN is based on the proposed unicast UniMIN switch, and its DN can perform cell replication and routing simultaneously, and therefore additional large copy network is not necessary. Its distributed lookup table scheme for multicast addressing greatly reduces the size of a single lookup table. Analytical and simulation results show that high delay/throughput performance is obtained for both unicast and multicast traffic, and the proposed architecture yields even better performance for multicast traffic than for unicast traffic.
Finally, we implement a 4×4 multicast DM with a single board, to verify the feasibility and the low hardware complexity of our switch design. Each functional block of the module is modeled with VHDL. The core ASIC of the multicast DM excluding FIFOs and selectors is implemented with 0.6 ㎛ CMOS technology and selectors are implemented with a Xilinx FPGA. From the complexity viewpoint of the implemented DM, the feasibility of a single chip implementation of 64×64 DM using a current 0.35 ㎛ CMOS technology is discussed.
광대역 종합정보 통신망(B-ISDN)은 기존의 음성, 데이타 통신 뿐만 아니라 화상통신, 고선명 TV 등의 다양한 통신 서비스를 하나의 통합망으로 수용하는 것으로서 ATM을 기반 기술로 하고 있다. 따라서 미래 광대역 종합정보 통신망이 일반화 되었을 때의 ATM 스위치 용량은 약 1 Tb/s급이 요구되리라는 예측이 나오고 있다. 그런데 지금까지 개발된 많은 ATM 스위치들은 대개 각각의 구조적 문제로 용량 확장이 용이치 않아, 작은 스위치 모듈로 대용량 스위치를 구성할 수 있는 일반적인 방법들을 찾아왔다. 본 논문에서는 이를 범용 확장 구조(general expansion architecture)라고 부르며, 임의의 ATM 스위치가 자신을 모듈로 하여 대용량 스위치를 구성할 수 있도록 하는 일반적인 다단 구조로 정의하였다.
본 논문에서는 새로운 범용 확장 구조로서 버퍼가 있는 분배망 기반의 범용 확장 구조인 UniMIN 스위치를 제안한다. UniMIN 스위치는 분배망과 출력 스위치 모듈 단으로 구성되며, 출력 스위치 모듈은 임의의 소형 ATM 스위치를 사용할 수 있다. 입력된 셀은 먼저 분배망에서 자기경로선택 방법으로 목적지 출력 스위치 모듈까지 전달되며, 최종 목적지로의 경로설정은 목적지 출력 스위치 모듈에 의해 이루어 진다. 분배망에서는 채널 그룹핑과 가상 FIFO 구조를 채택하여 분배 모듈의 출력 버퍼를 내부속도 증가 없이 구현하였으며, 지연 및 셀 손실 특성이 우수하도록 하였다. 또한, 기존의 가상 FIFO를 사용했을 경우 야기되는 입력 링크그룹 간의 불공정성을 없애기 위해 새로운 "공정한 가상 FIFO(fair virtual FIFO)"를 제안하였다. 제안된 구조의 분배망은 전체 스위치 크기와 상관없이 동일한 크기의 한 종류의 모듈만으로 구성되기 때문에 기존의 버퍼없는 분배망 기반 범용확장 구조들보다 우수한 모듈식 확장성을 지닌다. 제안한 구조의 성능평가를 균일 랜덤 트래픽과 핫 스폿 트래픽에 대해서 수학적 방법과 시뮬레이션을 통해 수행하였다. 성능 평가 결과, 버퍼가 있는 분배망에서의 지연특성이 수 셀타임 정도로 매우 낮으며, 적정 셀 손실 확률을 위한 버퍼 크기도 비교적 크지 않음을 확인하였다.
특히 핫 스폿 트래픽에 대해서 분배망이 출력 스위치 모듈에 비해 성능 저하를 거의 유발하지 않음을 확인하였다. 다음으로, 대용량 멀티캐스트 ATM 스위치 구성을 위한 범용 확장 구조로서 멀티캐스트 UniMIN 스위치를 제안하였다. 멀티캐스트 UniMIN 스위치는 유니캐스트 UniMIN 스위치 구조에서 분배망에 라우팅 기능 뿐만 아니라 셀 복제까지 가능토록 개선한 구조이다. 따라서 별도의 대용량 복제망이 없어도 멀티캐스트가 가능하도록 하였다. 멀티캐스트 UniMIN 스위치에서는 출력 스위치 모듈도 자체 멀티캐스트 기능을 가져야 하며, 분배망에서는 셀 복제가 가능한 한 출력포트에 가까운 곳에서 이루어 지도록 한다. 분배망은 각 목적지 출력 스위치 모듈에게 하나의 복제셀만 보내고, 추가 복제 및 라우팅은 출력 스위치 모듈에서 수행토록 한다. 멀티캐스트 어드레싱 방법으로서 각 분배모듈 및 출력 스위치 모듈에 작은 룩업 테이블(lookup table)을 두는 분산 룩업 테이블 방식을 사용하여, 개별 룩업 테이블의 크기를 크게 줄였다. 여러가지 멀티캐스트 트래픽에 대한 성능 평가 결과, 제안하는 스위치는 멀티캐스트 트래픽에 대한 성능이 유니캐스트 트래픽의 경우보다 우수함을 확인하였다.
마지막으로, 제안하는 스위치 구조가 복잡하지 않게 구현 가능함을 확인하기 위해 4×4 멀티캐스트 분배모듈을 한장의 보드로 구현하였다. 분배모듈에서 FIFO와 선택기(selector)를 제외한 부분은 0.6 ㎛ CMOS 기술을 이용해 ASIC으로 구현하였으며, 나머지는 상용 FIFO와 Xilinx FPGA를 이용하였다. 그리고, 구현된 분배모듈의 복잡도를 바탕으로 64×64 분배 모듈를 단일 칩으로 구현할 수 있는 지의 여부를 확인하여, 현재의 0.35 ㎛ CMOS 기술로서 64×64 분배 모듈의 단일칩 구현이 가능함을 보였다.
