서지주요정보
읽기 접근시간을 줄이기 위한 캐쉬 일관성 유지 프로토콜 = A cache coherence scheme for reducing read access latency
서명 / 저자 읽기 접근시간을 줄이기 위한 캐쉬 일관성 유지 프로토콜 = A cache coherence scheme for reducing read access latency / 오승택.
발행사항 [대전 : 한국과학기술원, 1999].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8009826

소장위치/청구기호

학술문화관(문화관) 보존서고

MCS 99022

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

등록번호

9006011

소장위치/청구기호

서울 학위논문 서가

MCS 99022 c. 2

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Large scale shared memory multiprocessors have suffered from large access latency to shared memory. The large latency partially stems from a feature of directory-based cache coherence schemes which require a shared memory access to be serviced at a home node of the memory block. The home visit results in three or more hops traversal for a memory read access. The traversal becomes much longer as a system scales up. In this thesis, we propose a new cache coherence scheme which reduces read access latency. The proposed scheme exploits ideas of invalid hint and adaptive memory update. Invalid hint for a cache block means which node has invalidated the cache block before. Thus a read access request can be directly sent to and serviced by the node (called owner) without help of a home node. As another recipe, the adaptive memory update scheme decreases a read access latency by providing an up-to-date value at a home node. For efficient updates, a home node should analyze memory access pattern of a memory block. Since most of shared data show somewhat regular access behavior, update decision at a home node performs quite well. Execution-driven simulation is employed to evaluate performance of the proposed scheme. The simulation results show that read access latency and excution time are reduced. The results also show that two scheme are complementary.

대규모 분산 공유메모리 다중처리기는 공유메모리 접근 지연시간이 크다는 약점을 지니고 있다. 이러한 다중처리기에서 모든 메모리 요청이 홈노드를 통해 이루어지는 디렉토리 기반의 캐쉬 일관성 유지 기법의 사용은 메모리 접근 지연시간을 더욱 크게하는 요인으로 작용한다. 뿐만 아니라 메모리 접근 지연시간은 시스템의 규모가 커질수록 전체 성능에 중요한 요소로 작용하므로, 대규모 시스템에서 이를 줄이기 위해서 많은 연구들이 있었다. 본 논문에서는 메모리 읽기 지연시간을 줄이는 새로운 캐쉬 일관성 유지 기법을 제안한다. 제안된 기법은 무효화힌트와 적응적 메모리갱신을 이용하여 구현되었다. 무효화힌트는 어떤 노드가 전에 캐쉬블록을 무효화시켰는가에 관한 정보이다. 메모리블록이 필요한 노드는 이 정보를 이용하여 홈노드의 도움없이 직접 메모리 요청을 할 수 있다. 또 다른 기법인 적응적 메모리갱신은 홈노드의 메모리를 미리 갱신함으로써 읽기 접근 지연시간을 줄이는 방법이다. 이를 위해서 홈노드는 메모리 접근 유형을 분석해야한다. 대부분의 공유메모리 접근은 일정한 유형을 지니므로 이를 토대로한 홈노드의 갱신은 높은 적중률을 보인다. 제안된 프로토콜의 성능을 측정하기 위하여 모의실험을 하였다. 모의실험 결과는 제안된 프로토콜에서 읽기 지연시간과 실행시간이 감소하는 것을 나타낸다. 또한 프로토콜에서 사용한 두 기법은 상호 보완적이라는 결론을 내릴 수 있다.

서지기타정보

서지기타정보
청구기호 {MCS 99022
형태사항 [iii], 34 p. : 삽화 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Seung-Taek Oh
지도교수의 한글표기 : 맹승렬
지도교수의 영문표기 : Seung-Ryoul Maeng
학위논문 학위논문(석사) - 한국과학기술원 : 전산학과,
서지주기 참고문헌 : p. 33-34
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서