In this paper, We firstly introduce a simplified and reliable approach for the extraction of the crosstalk model parameters of high-speed on-chip interconnection lines. The voltage coupling coefficient, the mutual capacitance and the mutual inductance can be easily extracted from the S-parameter measurement and reflection coefficient. In contrast to the previous extraction procedures of the crosstalk models, the suggested extraction procedure requires less on-wafer probing steps. Also the models can be easily applicable to the SPICE simulation. Especially the procedure is useful for the homogeneous guiding structures such as EM (Embedded Microstrip) and IEM (Inverted Embedding Microstrip) structures that are needed microstrip structures for the future high-speed on-chip interconnection lines.
The validity of the extracted model was examined by comparing the SPICE simulation based on the extracted model parameters and the time-domain crosstalk pulse measurement using the TDR/T. The close agreement of the amplitude and the pulse shape was observed, indicating the preciseness of the extracted crosstalk model.
집적회로 기술의 눈부신 발전으로 인해 초고속 칩 내 배선에서도 누화 현상이 중요해지게 되었다. 이 연구에서는 그러한 초고속 칩 내 누화 현상을 모델링하기 위해 웨이퍼 상에서 산란 인자와 반사계수를 측정하여 이해하기 용이한 상호 인덕턴스와 상호 캐패시턴스를 적은 측정 횟수를 가지는 효율적인 방법으로 추출하였다.
제안된 추출 방법은 앞으로 초고속 칩 내 배선에 많이 쓰이게 될 EM (Embedded Microstrip)이나 IEM (Inverted Microstrip) 구조처럼 균일한 유전체에 둘러싸여 있는 경우에 특히 유용하다.
누화 모델 추출 방법은 간단한 2단자 산란 인자 측정으로부터 균일한 유전체 매질이라는 가정을 이용하여 전압 결합 상수를 구해서 자체 인덕턴스와 상호 인덕턴스 그리고 자체 캐패시턴스와 상호 캐패시턴스의 관계에서 누화 모델을 추출했다. 추출된 누화 모델을 이용한 SPICE 시뮬레이션과 시간 영역에서 TDT 측정의 비교를 통해서 추출된 모델의 정확성를 증명했다.
이 방법을 통해서 추출한 누화 모델은 임의의 종단에 대해서 회로 시뮬레이션이 가능하다.
