This thesis describes an implementation of the JTAG emulator and the associated on-chip debugging unit for a VLIW(Very Long Instruction Word) DSP chip called FLOVA. The on-chip debugging unit is the debugging facility that was the part of traditional hardware-based debugger. Its functions are stopping, resuming, single-stepping, setting breakpoints and read/write accessing of registers in the FLOVA. As the internal clock frequency of a processor increases and more peripherals are integrated with a core, it becomes more difficult to implement the hardware-based debugger without the on-chip debugging support. A source-level debugger is implemented along with the JTAG emulator and on-chip debugging unit. The gate level design of FLOVA was captured with the hardware emulator.
만약 프로세서를 이용한 시스템을 개발할 때 high-level language 컴파일러가 없다면 기계어로 프로그램을 해야할 것이다. 그리고 디버거가 없다면 하드웨어나 소프트웨어의 문제점을 찾기가 어려워질 것이다. 이러한 시스템을 만들때 필수적이거나 유용한 환경들을 개발환경이라고 한다. 이제 DSP 자체만을 개발하는 것으로는 상품으로 가치가 없다. 오히려 개발환경이 잘 갖추어졌는가가 시장에서의 성공에 더 영향을 미치기 때문이다. 즉, DSP나 프로세서를 개발하여 시장에 판매할 때는 그 칩에 대한 개발환경(컴파일러,어셈블러,링커,하드웨어 디버거, 소프트웨어 디버거...)도 같이 제공하여야 한다. 우리는 만들려는 DSP개발 환경의 하나인 EVM(Evaluation Module)과 source-level debugger를 하드웨어 에뮬레이터를 이용하여 실제 칩이 나오기 전에 제작하였다. 특히 이번에 개발한 source-level debugging system은 JTAG pcrt을 이용하여 구현되었다. 이 방법은 현재 많이 사용되고 있는 것으로 저가의 ICE 장비를 개발할 때 이용되고 있다. 이 논문에서는 하드웨어 에뮬레이션을 이용한 디자인 방법을 간단히 설명하고 구체적인 EVM과 Source-level debugger를 설명하였다.
하드웨어 에뮬레이션은 DSP나 프로세서의 기능검증을 빠르게 할 수 있는 한 방법이다. 하드웨어 에뮬레이션은 수백개의 FPGA로 구성되어 있는 하드웨어 에뮬레이터를 이용하여 디자인을 모델링한 후, 이것을 개발한 하드웨어 시스템에 바로 연결하고 이곳에서 실제 프로그램을 실행시켜 전체적인 시스템 검증을 동시에 빠른 속도로 할 수가 있다. 일단 칩으로 구현할 디자인의 HDL 기술이 완성되면 1주일정도 안에 하드웨어 에뮬레이터로 모델링된 원형 칩을 가질 수가 있다. 칩제작 기술이 발전하면서 칩제작 기간이 짧아져서 다른 하드웨어나 프로그램의 개발기간의 비중이 점차 커지고 있는 시점에서 하드웨어 에뮬레이션은 전체 시스템 개발 시간을 단축할 수 있는 중요한 요소가 되고 있다.
