Deficiencies in conventional frequency dispersion models of GaAs FETs' are addressed regarding their large-signal response. A new model which can accurately describes the large-signal dynamic properties is proposed. Only DC and scattering parameter data are required to extract the model parameters. It can be easily implemented into microwave circuit simulators in the macro circuit form. The validity of this model is demonstrated by comparing predicted pulsed I-V characteristics and power saturation characteristics with measured ones.
We address the effect of gate signal distortion arising from capacitance non-linearity on the power added efficiencies of power amplifiers based on III-V FETs'. A novel method which can compensate the non-linearity of gate capacitance is proposed. The key idea is that the non-linearity of the reversed diode capacitance compensates the non-linearity in gate capacitance. We demonstrated this scheme with the load-pull and source-pull measurement of the circuit. We also made this idea into new MMIC device and fabricated power amplifier with it. 7 % increase of power added efficiency is achieved.
We analyzed the effect of bias and input power on intermodulation distortion arising in power amplifier. In this analysis we used coefficients of polynomial fitted to transfer characteristic along load line. We found that there exists a specific gate bias to a specific input level for the optimum intermodulation distortion in class AB amplifier. To verify this analysis we did experiments with pHEMT device. The results showed good agreement with measured one. This analysis can be used as a guide to determining bias in power amplifier.
Throughout these researches, an unique on-wafer pulsed I-V measurement was used to get device characteristic free of frequency dispersion or to measure the frequency dispersion themselves.
본 논문 제 2 장에서는 갈륨비소 전계 효과 트랜지스터의 대신호 회로 설계에 적당한 주파수 분산 모델을 제안하였다. 기존의 모델이 소신호 동작의 설명에는 적당하지만 대신호 동작의 설명에는 부적당하다는 것을 밝히고 그 오류를 개선하였다. 전달 전도도와 출력 전도도의 주파수 분산을 각각 하나의 모델 변수로 모델링 하였고, 펄스 측정된 전류-전압 특성과 비교하고 전력 증폭기의 출력과 효율을 더욱 정확하게 예측 함으로서 모델의 타당성을 증명하였다. 모델 변수는 직류 전류-전압 관계와 산란 계수의 측정만으로 구해질 수 있으며 모델의 구현 또한 등가 회로를 사용하여 구현할 수 있는 사용하기 편리한 장점을 가지고 있다.
또한 본 논문 제 3 장에서는 대신호 동작시 게이트의 정전 용량이 전압에 따라 일정하지 않음으로 인하여 발생하는 전력 증폭기의 전력 효율 저하와 선형성의 저하를 막을 수 있도록 게이트 정전 용량을 보상하는 방법을 제안하였다. 역방향으로 연결된 다이오우드를 게이트와 소오스 사이에 연결 함으로서 보상할 수 있었는데 이때 다이오우드는 트렌지스터와 같은 기판에서 만들어지므로 함께 집적할 수 있었다. 전력 효율이 증가하였으며 위상 왜곡과 출력 왜곡이 줄어 드는 것을 실험을 통하여 확인하였다.
또한 본 논문 제 4 장에서는 전력 증폭기의 동작 급에 따른 선형적 특성을 다차항 급수에 의하여 분석 함으로서 동작 바이어스를 잡을 수 있는 기준을 마련하였다. 그 분석의 타당성을 실험을 통하여 확인하였다.
본 논문 전체에서 트랜지스터 특성을 주파수 분산 특성이 없이 측정하거나, 소자의 주파수 분산 그 자체를 측정할 때 사용한 펄스 분석 장치가 부록에 소개되어있다.본 분석 장치는 기존의 직류 분석 장치와 쉽게 연결되어 그 사용이 용이하도록 하였다.
본 연구의 보완을 위하여 다음과 같은 일이 수행되어야 한다.
첫째 제 2 장의 계속적인 연구를 위해서는 다음과 같은 일이 수행되어야 한다. 주파수 분산 모델에서 게이트 전달 지연(gate lag)특성에 영향을 미치는 표면 준위는 전자 준위에 의한 것으로서 게이트에 심한 역방향 바이어스가 가해지지 않은 상태에서는 비어있는 상태로 있다. 따라서 채널이 열렸다 갑자기 닫히는 순간에는 그 반대의 경우와는 달리 전달 지연이 일어나지 않는다. 이와 같은 비가역 전달 지연을 모델링하기 위해서는 제안된 등가 회로 모델에 비선형 요소를 가미한 모델의 연구가 요구된다. 이때 이상 다이오우드를 사용할 수 있겠으나 가장 많이 사용하는 하모닉 밸런스 시뮬레이터에서는 수렴하지 않으므로 피해야 할 것이다.
둘째 제 4장의 계속적인 연구를 위하여 볼테라 전개(Volterra Series)를 이용 자기 일치(self-consistent)해법에 의해 상호 변조(intermodulation) 특성이 계산 되도록 해야 한다. 고주파 동작 시에는 실계수 다차항만으로는 하모닉 정합의 효과나 위상 왜곡에 의한 상호 변조 특성을 예측할 수 없다. 특히 드레인 바이어스 회로에 초우크 인덕터를 포함한 경우가 많은데 이로 인하여 발생하는 드레인의 직류전압 변화를 고려해야만 한다.
